[发明专利]一种基于FPGA TDC的数据采集同步装置及方法

说明书

一种基于FPGA TDC的数据采集同步装置及方法，装置包括：采样模块(1)，用于根据采样时钟对输入的模拟波形进行模数转换产生采样点数据；接收模块(2)，用于在触发信号到来后，根据工作时钟接收采样点数据，其中，工作时钟由采样时钟分频产生；延时链(3)，用于对触发信号进行延时；锁存模块(4)，用于在工作时钟上升沿到来时，锁存延时后的触发信号；编码模块(5)，用于计算锁存的延时后的触发信号与工作时钟上升沿之间的时间间隔；同步模块(6)，用于根据时间间隔对采样点数据进行移点同步。通过测量触发信号与触发后的第一个工作时钟上升沿的时间间隔，可以消除由于工作时钟间的相位差异引起的多采集板卡的同步偏差。

技术领域

本公开涉及数据处理领域，具体地，涉及一种基于FPGA TDC的数据采集同步装置及方法。

背景技术

目前主要通过保持不同采集板卡间采样时钟频率、相位与触发一致来实现多采集板卡同步。为实现此目的，可以以一个采集板卡为主板，由主板扇出时钟和触发给其它采集板卡；也可以采用专用时钟和触发板卡以确保所有采集板卡完全保持同步。利用时钟扇出芯片可以产生多个同步的采样时钟，经过基本一致的走线或驱动提供给各采集板卡，此外，还扇出触发信号至所有采集板卡以保证同时采集。

采集板卡的模数转换器(Analog-to-Digital Converter，ADC)在每个采样周期对波形进行数字化并产生一个采样点数据，再由ADC数据接口将采样点数据传出。为了降低ADC数据时钟频率，ADC采用双倍速率(Double Data Rate，DDR)以及多数据接口(Demux)传输数据以降低ADC数据时钟。在高速高精度的采集板卡中，一般使用现场可编程门阵列(Field-Programmable Gate Array，FPGA)接收处理数据，FPGA工作时钟是由ADC采样时钟多次分频产生，因此，FPGA工作时钟存在多种相位可能性。对于多个采集板卡而言，FPGA工作时钟的相位差异导致了每个数据时钟周期内采样点未对齐，即使各采集板卡同时接收到触发信号，各采集板卡上传的采样点数据也会有所偏差，这是在重构波形时所不能接受的。因此，多采集板卡高速采集同步除了采样时钟与触发同步外，还需要考虑FPGA工作时钟相位差异引起的同步偏差。

发明内容

(一)要解决的技术问题

本公开提供了一种基于FPGA TDC的数据采集同步装置及方法，利用数据采集同步装置中FPGA实现时间数字转换器(Time-to-Digital Converter，TDC)，以测量触发信号与触发后的第一个FPGA工作时钟上升沿的时间间隔，并消除由于FPGA工作时钟间的相位差异引起的多采集板卡的同步偏差。

(二)技术方案

本公开提供了一种基于FPGATDC的数据采集同步装置，包括：采样模块，用于根据采样时钟对输入的模拟波形进行模数转换产生采样点数据；接收模块，用于在触发信号到来后，根据工作时钟接收采样点数据，其中，所述工作时钟由所述采样时钟分频产生；延时链，用于对所述触发信号进行延时；锁存模块，用于在所述工作时钟上升沿到来时，锁存所述延时后的触发信号；编码模块，用于计算所述锁存的延时后的触发信号与所述工作时钟上升沿之间的时间间隔；同步模块，用于根据所述时间间隔对所述采样点数据进行移点同步。

可选地，所述数据采集同步装置还包括：展宽模块，用于展宽所述触发信号，以使得所述展宽后的触发信号的宽度在预设范围内，并将所述展宽后的触发信号传输至所述延时链。

可选地，所述数据采集同步装置还包括：控制模块，用于判断所述时间间隔是否满足预设条件，并在所述时间间隔满足所述预设条件时，控制所述同步模块根据所述时间间隔对所述采样点数据进行移点同步。

可选地，所述延时链由一个及以上的延时单元组成，所述触发信号依次经所述延时单元进行延时。