[发明专利]集成电路封装及其形成方法

说明书

本发明实施例提供集成电路封装及其形成方法。一种集成电路封装包括集成电路结构、第一管芯堆叠及虚设管芯。第一管芯堆叠包括多个第一管芯结构且在第一管芯堆叠的第一侧处结合到集成电路结构。虚设管芯包括多个衬底穿孔，位于第一管芯堆叠旁边且在第一管芯堆叠的第一侧处电连接到集成电路结构。在一些实施例中，虚设管芯的衬底穿孔的高度与第一管芯堆叠的高度相同。

技术领域

本发明实施例是涉及集成电路封装及其形成方法。

背景技术

近年来，由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度持续提高，半导体行业已经历了快速成长。在很大程度上来说，集成密度的这种提高归因于最小特征大小(minimum feature size)的连续减小，这使得能够在给定区域中集成有更多组件。

这些较小的电子组件也需要与先前的封装相比占用较小面积的较小的封装。半导体的封装类型的实例包括四方扁平封装(quad flat pack，QFP)、引脚栅阵列(pin gridarray，PGA)、球栅阵列(ball grid array，BGA)、倒装芯片(flip chip，FC)、三维集成电路(three-dimensional integrated circuit，3DIC)封装、晶片级封装(wafer levelpackage，WLP)以及叠层封装(package on package，PoP)器件。一些3DIC是通过在半导体晶片级上在芯片之上放置芯片制备而成。3DIC提供提高的集成密度及其他优点，例如更快的速度及更高的带宽，这是因为堆叠的芯片之间的内连线的长度减小。然而，存在许多与3DIC相关的挑战。

发明内容

根据本公开的一些实施例，一种集成电路封装包括集成电路结构、第一管芯堆叠及虚设管芯。第一管芯堆叠包括多个第一管芯结构且在第一管芯堆叠的第一侧处结合到集成电路结构。虚设管芯包括多个衬底穿孔，位于第一管芯堆叠旁边且在第一管芯堆叠的第一侧处电连接到集成电路结构。在一些实施例中，虚设管芯的衬底穿孔的高度与第一管芯堆叠的高度相同。

附图说明

图1是根据一些实施例的集成电路封装的剖视图。

图2A至图2E是根据一些实施例的形成集成电路封装的方法的简化剖视图。

图3至图8是根据替代实施例的各种集成电路封装的剖视图。

图9A至图9D是根据替代实施例的形成集成电路封装的方法的简化剖视图。

图10至图15是根据又一些替代实施例的各种集成电路封装的剖视图。

图16A至图16C是根据又一些替代实施例的形成集成电路封装的方法的简化剖视图。

具体实施方式

以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例是为了以简化方式传达本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第一特征之上或第一特征上形成第二特征可包括其中第二特征与第一特征被形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成附加特征从而使得第二特征与第一特征可不直接接触的实施例。另外，在本公开的各种实例中可使用相同的参考编号和/或字母来指代相同或相似的部件。参考编号的此种重复使用是为了简明及清晰起见，且自身并不表示所讨论的各个实施例和/或配置之间的关系。

此外，本文中可能使用例如“在……之下”、“在……下方”、“下部的”、“在……上”、“在……之上”、“上覆在……上”、“在……上方”、“上部的”等空间相对性用语来便于阐述图中所示一个元件或特征与另一个(其他)元件或特征的关系。除图中所绘示的取向以外，所述空间相对性用语还旨在囊括器件在使用或操作中的不同取向。装置可具有另外的取向(旋转90度或处于其他取向)，且本文所使用的空间相对性描述语可同样相应地作出解释。