[发明专利]一种抗单粒子翻转的自检测自恢复同步复位D触发器

说明书

本发明公开了一种抗单粒子翻转的自检测自恢复同步复位D触发器，D触发器的时钟信号输入电路分别与时钟信号输入端C、自检测自恢复同步复位主锁存器和自检测自恢复同步复位从锁存器连接，能够产生一个与时钟信号输入端C逻辑状态相反和相同的输出信号CN、CP；SEU监测电路分别与自检测自恢复同步复位主锁存器及自检测自恢复同步复位从锁存器连接；自检测自恢复同步复位主锁存器分别与数据信号输入端D、复位信号输入端RN及自检测自恢复同步复位从锁存器连接；自检测自恢复同步复位从锁存器与输出电路连接；输出电路与第一输出端Q及第二输出端QN连接。本发明触发器状态可控能力强，抗单粒子翻转能力强，工作方式灵活。

技术领域

本发明属于D触发器技术领域，具体涉及一种抗单粒子翻转的自检测自恢复同步复位D触发器。

背景技术

在宇宙空间环境中，集成电路很容易受到高能电离粒子辐射效应的影响。当高能粒子轰击器件内部敏感节点时，会引起逻辑电路输出从1到0或从0到1的翻转，电路功能紊乱，但器件本身并没有损坏，这称之为单粒子翻转(SEU)。包含触发器、锁存器、RAM的数字电路在辐照环境下很容易发生SEU，因此必须考虑对触发器进行抗单粒子翻转加固设计。触发器的加固设计目前采用三模冗余(TMR)技术，基于C单元的加固方法，双互锁存储单元(Dualinterlocked storage cell,DICE)结构等，但以上电路可靠性的提高是以牺牲面积，功耗和速度为代价。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种抗单粒子翻转的自检测自恢复同步复位D触发器，状态可控能力强，抗单粒子翻转能力强，工作方式灵活，可有效减小集成电路软错误发生率，可广泛应用于航空、航天等领域的集成电路芯片中，也可应用于高速无辐照环境中。

本发明采用以下技术方案：

一种抗单粒子翻转的自检测自恢复同步复位D触发器，包括时钟信号输入电路、SEU监测电路、自检测自恢复同步复位主锁存器，自检测自恢复同步复位从锁存器和输出电路；D触发器有三个输入端和两个输出端，三个输入端分别为时钟信号输入端C、复位信号输入端RN及数据信号输入端D，两个输出端分别为第一输出端Q和第二输出端QN；

时钟信号输入电路分别与时钟信号输入端C、自检测自恢复同步复位主锁存器和自检测自恢复同步复位从锁存器连接，能够产生一个与时钟信号输入端C逻辑状态相反和相同的输出信号CN、CP；

SEU监测电路分别与自检测自恢复同步复位主锁存器及自检测自恢复同步复位从锁存器连接；

自检测自恢复同步复位主锁存器分别与数据信号输入端D、复位信号输入端RN及自检测自恢复同步复位从锁存器连接；

自检测自恢复同步复位从锁存器与输出电路连接；

输出电路与第一输出端Q及第二输出端QN连接。

具体的，时钟信号输入电路包括第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管；时钟信号输入电路有一个输入端和两个输出端，一个输入端为时钟信号输入端C，两个输出端分别为CN和CP；

第一PMOS管、第二PMOS管的衬底接电源，第一NMOS管、第二NMOS管的衬底接地；

第一PMOS管的栅极Pg1连接时钟信号输入端C，源极Ps1接电源，漏极Pd1分别连接第一NMOS管的漏极Nd1、第二PMOS管的栅极Pg2、第二NMOS管的栅极Ng2及CN；第一NMOS管的栅极Ng1连接时钟信号输入端C，源极Ns1接地；第二PMOS管的源极Ps2接电源，漏极Pd2分别连接第二NMOS管的漏极Nd2及CP；第二NMOS管的源极Ns2接地。

具体的，SEU监测电路有四个输入端和四个输出端，四个输入端分别为A1，B1，A2和B2，能够监测D触发器内部的敏感节点，四个输出端分别为S1，S1N，S2和S2N；