[发明专利]通信单元、集成电路和用于时钟分布与同步的方法

权利要求书

1.一种通信单元(400，500)，其特征在于，包括：

多个级联装置，其包括以主从布置配置且被配置成处理发射信号和接收信号中的至少一个的至少一个主装置和至少一个从属装置；

其中所述通信单元(400，500)被表征为：

所述至少一个主装置和至少一个从属装置中的至少一个包括解调器电路(564，565)，其被配置成：

接收嵌入的经调制主从时钟信号(584)，所述嵌入的经调制主从时钟信号(584)包括具有嵌入的帧起始信号(580)的系统时钟信号(582)；

解调所述嵌入的经调制主从时钟信号(584)；且

由此重新形成所述系统时钟信号(588，585)和所述帧起始信号(590，586)。

2.根据权利要求1所述的通信单元(400，500)，其特征在于，所述至少一个主装置和至少一个从属装置中的至少一个进一步包括：

数字控制器(516，526)，其联接到所述解调器电路(564，565)且被配置成使用所述重新形成的系统时钟信号(588，585)重新取样所述重新形成的帧起始信号(rfs_outS 590，rfs_outM 586)。

3.根据权利要求2所述的通信单元(400，500)，其特征在于，所述数字控制器(516，526)包括时序引擎(570，572)，所述时序引擎(570，572)联接到触发器(530，532)、被配置成接收并在数字域中使用所述重新形成的系统时钟信号(588，585)重新取样所述重新形成的帧起始信号(rfs_outS 590，rfs_outM 586)。

4.根据在前的任一项权利要求所述的通信单元(400，500)，其特征在于，所述RFS解调器电路(564，565)包括以下中的一个：CMOS缓冲器(905)、到单端转换器电路(805)的低电压差分信令LVDS，所述单端转换器电路(805)被配置成将嵌入的经调制差分主从时钟信号(584)转换为单端形式。

5.根据在前的任一项权利要求所述的通信单元(400，500)，其特征在于，所述RFS解调器电路(564，565)包括被配置成检测所述嵌入的帧起始信号(580)并产生信号(‘Vpkhold’825)的检测器和阈值产生器(815，915)，所述信号(‘Vpkhold’825)表示所述接收到的所分布的经调制差分主从时钟信号(584)的差分输入振幅电平。

6.根据从属于权利要求4的权利要求5所述的通信单元(400，500)，其特征在于，所述RFS解调器电路(564，565)包括联接到所述检测器和阈值产生器(815，915)、被配置成接收所述信号(‘Vpkhold’825)且充当边沿检测器的锁存比较器电路(850)，所述信号(‘Vpkhold’825)表示差分输入振幅电平。

7.根据权利要求6所述的通信单元(400，500)，其特征在于，所述检测器和阈值产生器(815，915)被配置成产生RFS阈值参考信号(‘VthRFS’830)且所述锁存比较器电路(850)被配置成比较表示差分输入振幅电平的所述信号(‘Vpkhold’825)与所述RFS阈值参考信号(‘VthRFS’830)且由此识别所述接收到的所分布的经调制差分主从时钟信号(584)在低电压与高电压之间的转变的发生。

8.根据前述权利要求1至3中任一项所述的通信单元(400，500)，其特征在于，所述RFS解调器电路(564，565)包括被配置成将嵌入的经调制多电平CMOS单端主从时钟信号(1084)转换为单端双电平主从时钟信号(1088)的CMOS缓冲器电路(1005)。