[发明专利]一种误差自消除的MASH ΔΣ调制器

权利要求书

1.一种误差自消除的MASHΔΣ调制器，其特征在于，包括三个级联的一阶调制器：第一调制器、第二调制器以及第三调制器；其中，第一调制器包括第一量化器Q1、第一延迟单元D1、第一累加器A11、第一累加器A12、第一累加器A13、第一累加器A14，与第一调制器结构相同的第二调制器包括第二量化器Q2、第二延迟单元D2、第二累加器A21、第二累加器A22、第二累加器A23、第二累加器A24，第三调制器包括第三量化器Q3、第三延迟单元D3、第三累加器A31、第三累加器A32；

将MASHΔΣ调制器的输入信号x[n]放大M倍作为第一调制器的第一输入信号i1[n]，将第一输入信号i1[n]与第一延迟单元D1的输出信号s[n]通过第一累加器A11累加后作为第一量化器Q1的输入信号v[n]，将第一量化器Q1的输出信号与第一调制器的第二输入信号nc1[n]通过第一累加器A12累加后作为第一调制器的一个输出信号o1[n]，且将第一量化器Q1的输入信号v[n]通过第一累加器A13减去其输出信号o1[n]后作为第一延迟单元D1的输入信号，将第一量化器Q1的输入信号v[n]通过第一累加器A14减去第一量化器Q1的输出信号后作为第一调制器的另一个输出信号oe1[n]输出；

将第一调制器的另一个输出信号oe1[n]作为第二调制器的第一输入信号i2[n]，将第一输入信号i2[n]与第二延迟单元D2的输出信号通过第二累加器A21累加后作为第二量化器Q2的输入信号，将第二量化器Q2的输出信号与第二调制器的第二输入信号nc2[n]通过第二累加器A22累加后为第二调制器的一个输出信号o2[n]，将第二量化器Q2的输入信号通过第二累加器A23减去其输出信号o2[n]后作为第二延迟单元D2的输入信号，将第二量化器Q2的输入信号通过第二累加器A24减去第二量化器Q2的输出信号后作为第二调制器的另一个输出信号oe2[n]输出；

将第二调制器的另一个输出信号oe2[n]作为第三调制器的输入信号i3[n]，输入信号i3[n]与第三延迟单元D3的输出信号通过第三累加器A31累加后作为第三量化器Q3的输入信号，且第三量化器Q3的输入信号通过第三累加器A32减去第三量化器Q3的输出信号作为第三延迟单元D3的输入信号，第三量化器Q3的输出信号即为第三调制器的输出信号o3[n]；

并且，将第三调制器的输出信号o3[n]作为第二调制器的第二输入信号nc2[n]，将第二调制器的输出信号o2[n]作为第一调制器的第二输入信号nc1[n]，且将第一调制器的输出信号o1[n]放大1/M倍后作为MASHΔΣ调制器的输出信号y[n]输出。

2.根据权利要求1所述误差自消除的MASHΔΣ调制器，其特征在于，所述第一调制器采用的传递函数为：

o1[n]＝i1[n]+(1-z^-1)e1[n]+(1-z^-1)nc1[n]

oe1[n]＝-e1[n]

其中，z^-1表示一个时钟周期的延迟，e1[n]表示第一量化器Q1的量化噪声。

3.根据权利要求1所述误差自消除的MASHΔΣ调制器，其特征在于，所述第三调制器采用的传递函数为：

o3[n]＝i3[n]+(1-z^-1)e3[n]

其中，z^-1表示一个时钟周期的延迟，e3[n]表示第三量化器Q3的量化噪声。