[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供待刻蚀层，待刻蚀层上具有第一牺牲层，第一牺牲层内具有第一开口和第二开口；在第一牺牲层顶部表面、第一开口内、以及第二开口内形成第一侧墙材料层；在第一侧墙材料层表面形成第二侧墙材料层，以在第二开口内形成第三开口；采用第一干法刻蚀工艺刻蚀第二侧墙材料层，直至暴露出第二开口底部和侧壁表面的第一侧墙材料层为止，并在第一开口内的第一侧墙材料层表面形成过渡层；以过渡层为掩膜，采用第二干法刻蚀工艺刻蚀第二开口底部暴露出的第一侧墙材料层，在第二开口侧壁表面形成第二侧墙；形成第二侧墙之后，去除过渡层以及第一牺牲层。所述方法形成的半导体结构的性能较好。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着对高容量的半导体存储装置需求的日益增加，半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，自对准多重图案技术是一种在半导体器件制备过程中得到广泛的接受和应用的解决途径。

目前常用的自对准多重图案技术包括自对准双图案技术(Self aligned doublepatterning，简称SADP)和自对准四重图案技术(Self aligned quadruple patterning，简称SAQP)。自对准多重图案技术可以在现有的光刻技术下，制备更小节点的器件，以提供更小的过程波动。

而现有的自对准多重图案技术由于必须引入复杂的膜层叠层来实现图案的转移，在刻蚀膜层在半导体衬底形成目标图案时，容易出现图形转移质量差，形成的目标图案失真的问题，对器件的稳健性造成负面影响。

因此，使用现有的自对准多重图案技术形成的半导体器件性能有待改善。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供待刻蚀层，所述待刻蚀层上具有第一牺牲层，所述第一牺牲层内具有分别暴露出所述待刻蚀层表面的第一开口和第二开口，且在平行于待刻蚀层表面的第一方向上，所述第二开口的尺寸大于第一开口的尺寸；在所述第一牺牲层顶部表面、第一开口的侧壁和底部表面以及第二开口的侧壁和底部表面形成第一侧墙材料层；在所述第一侧墙材料层表面形成第二侧墙材料层，以在所述第二开口内形成第三开口，所述第二侧墙材料层的材料和第一侧墙材料层的材料不同，且所述第二侧墙材料层填充满所述第一开口；采用第一干法刻蚀工艺刻蚀所述第二侧墙材料层，直至暴露出第二开口底部和侧壁表面的第一侧墙材料层为止，并在第一开口内的第一侧墙材料层表面形成过渡层；以所述过渡层为掩膜，采用第二干法刻蚀工艺刻蚀第二开口底部暴露出的第一侧墙材料层，在第二开口侧壁表面形成第二侧墙；形成所述第二侧墙之后，去除所述过渡层以及第一牺牲层。

可选的，所述第一开口的尺寸范围为20纳米～60纳米；所述第二开口的尺寸范围为大于60纳米。

可选的，所述第一侧墙材料层的材料包括：氧化硅、氮化硅或者氮氧化硅。

可选的，所述第二侧墙材料层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。

可选的，所述第一牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、SiCO或者SiCOH。

可选的，所述第一干法刻蚀工艺的参数包括：采用的刻蚀气体包括NF₃和H₂，以及Ar、He或者N₂中的一种或者几种，其中NF₃和H₂的流量范围为：50标准毫升/分钟～1000标准毫升/分钟，压强范围为3毫托～500毫托，源射频功率为50瓦～2000瓦，偏置电压为0伏～1500伏，温度为30摄氏度～150摄氏度，时间为5秒～60秒。