[发明专利]半导体封装结构及其制备方法

说明书

本发明提供一种半导体封装结构及其制备方法。半导体封装结构包括：第一封装体，第一封装体包括第一封装基板、第一芯片、第一塑封层、第一导热胶层、第一导热引线及第一散热层；第二封装体，位于第一封装体的上方，第二封装体包括第二封装基板、第二芯片、第二塑封层、第二导热胶层、第二导热引线及第二散热层；第三封装体，位于第二封装体的上方；第三封装体包括第三封装基板、第三芯片及第三塑封层。本发明的半导体封装结构在位于叠层封装结构中间的芯片外围设置散热层以改善叠层封装结构的散热，同时通过导热引线将芯片散发的热量传导到散热层，有助于芯片的快速散热，可防止因散热不佳导致的器件翘曲，有助于提高器件性能。

技术领域

本发明涉及半导体封装技术领域，特别是涉及一种半导体封装结构及其制备方法。

背景技术

随着电子信息技术的飞速发展以及人们消费水平的不断提升，单个电子设备的功能日益多元化和尺寸日益小型化，使得在电子设备的内部结构中，芯片及功能元器件的密集度不断增加而器件关键尺寸(Critical Dimension，即线宽)不断较小，这给半导体封装行业带来极大挑战。

为了满足器件集成度日益增加的需要，各种封装技术层出不穷，这其中，叠层封装(package-on-package，简称PoP封装)技术备受瞩目。叠层封装顾名思义就是将多个芯片上下堆叠进行封装，目前最多的堆叠层次可达8层以上。但叠层封装在帮助提高封装器件集成度的同时也存在着很多问题亟待解决，尤其以散热问题最为突出。由于叠层封装将多个芯片封装在一起，芯片，尤其是位于封装结构中间的芯片，以及芯片之间的导线在工作过程中释放出大量的热量，这些热量如果不能及时发散出去，不仅会导致器件的翘曲变形，同时会导致器件的性能下降乃至完全失效，甚至可能引发器件短路，造成严重的生产事故。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体封装结构及其制备方法，用于解决现有技术中的叠层封装结构存在的散热效果不佳导致器件翘曲变形以及性能下降等问题。

为实现上述目的及其他相关目的，本发明提供一种半导体封装结构，所述半导体封装结构包括：第一封装体，所述第一封装体包括第一封装基板、第一芯片、第一塑封层、第一导热胶层、第一导热引线及第一散热层；所述第一芯片键合于所述第一封装基板的上表面；所述第一塑封层位于所述第一封装基板和所述第一芯片的上表面，且将所述第一芯片塑封；所述第一导热胶层位于所述第一塑封层的侧壁；所述第一导热引线位于所述第一塑封层内，且两端分别与所述第一芯片和所述第一导热胶层相连接；所述第一散热层位于所述第一导热胶层远离所述第一塑封层的侧壁表面；第二封装体，位于所述第一封装体的上方；所述第二封装体包括第二封装基板、第二芯片、第二塑封层、第二导热胶层、第二导热引线及第二散热层；所述第二封装基板位于所述第一塑封层的上方；所述第二芯片键合于所述第二封装基板的上表面；所述第二塑封层位于所述第二封装基板和所述第二芯片的上表面，且将所述第二芯片塑封；所述第二导热胶层位于所述第二塑封层的侧壁；所述第二导热引线位于所述第二塑封层内，且两端分别与所述第二芯片和所述第二导热胶层相连接；所述第二散热层位于所述第二导热胶层远离所述第二塑封层的侧壁表面；第三封装体，位于所述第二封装体的上方；所述第三封装体包括第三封装基板、第三芯片及第三塑封层；所述第三封装基板位于所述第二塑封层的上方；所述第三芯片键合于所述第三封装基板的上表面；所述第三塑封层位于所述第三封装基板和所述第三芯片的上表面，且将所述第三芯片塑封。

可选地，所述第一芯片通过第一键合引线键合于所述第一封装基板的上表面，所述第二芯片通过第二键合引线键合于所述第二封装基板的上表面，所述第一键合引线、第二键合引线、第一导热引线和第二导热引线的材料均相同。

可选地，所述第一导热胶层与所述第二导热胶层相接触，所述第一散热层与所述第二散热层相接触。

可选地，所述半导体封装结构还包括多个电连接结构，所述多个电连接结构分布于所述第一塑封层和所述第二塑封层内，以将所述第一封装体、第二封装体及第三封装体电连接。