[发明专利]一种N位逐次逼近型ADC及其信号输出控制方法

说明书

本申请公开了一种N位逐次逼近型ADC及其信号输出控制方法，该信号输出控制方法应用于N位逐次逼近型ADC中的逻辑控制器，包括：控制N位逐次逼近型ADC中的N位比较电路进行下极板采样；控制N位比较电路进行电荷保持，并将N位比较电路中比较器的输出作为待输出数字信号的最高位；控制N位比较电路重复进行电荷重分配，并依次将比较器的输出作为待输出数字信号的当前次高位。本申请采用了下极板采样控制方式，令输入信号与比较器分别位于电容的极板两侧，进而有效减少寄生电容的影响，有效减弱时钟馈通、电荷注入等不理想效应，从而提高ADC转换输出精度和产品经济效益。

技术领域

本申请涉及电子技术领域，特别涉及一种N位逐次逼近型ADC及其信号输出控制方法。

背景技术

逐次逼近(Successive Approximation Register，SAR)型ADC，是采样速率低于5Msps的中高分辨率ADC应用中的常见结构。SAR型ADC的分辨率一般为8-16位，在每一次转换过程中，通过遍历所有的量化值并将其转化为模拟值，与输入信号逐一比较，最终得到要输出的数字信号。现有技术中的N位逐次逼近型ADC多采用电容上极板采样的方式，由于电容上极板同时还与比较器的输入端连接，因此更容易引发时钟馈通和电荷注入等非理想效应，进而影响了输出精度。鉴于此，提供一种解决上述技术问题的方案，已经是本领域技术人员所亟需关注的。

发明内容

本申请的目的在于提供一种N位逐次逼近型ADC及其信号输出控制方法，以便有效地提高输出精度。

为解决上述技术问题，第一方面，本申请公开了一种N位逐次逼近型ADC的信号输出控制方法，应用于所述N位逐次逼近型ADC中的逻辑控制器，包括：

控制所述N位逐次逼近型ADC中的N位比较电路进行下极板采样；

控制所述N位比较电路进行电荷保持，并将所述N位比较电路中比较器的输出作为待输出数字信号的最高位；

控制所述N位比较电路重复进行电荷重分配，并依次将所述比较器的输出作为所述待输出数字信号的当前次高位。

可选地，所述控制所述N位逐次逼近型ADC中的N位比较电路进行下极板采样，包括：

控制所述比较器的第一输入端通过第一连接开关与共模基准电压源连接；控制所述比较器的第二输入端通过第二连接开关与所述共模基准电压源连接；其中，所述比较器的第一输入端与第一电容阵列中各个第一电容的上极板均连接，所述比较器的第二输入端与第二电容阵列中各个第二电容的上极板均连接；

控制第N位第一电容的下极板通过第一开关阵列与第一差分输入信号线连接；控制第N位第二电容的下极板通过第二开关阵列与第二差分输入信号线连接；

控制其余所述第一电容的下极板通过所述第一开关阵列与接地线连接；控制其余所述第二电容的下极板通过所述第二开关阵列与所述接地线连接。

可选地，所述控制所述N位比较电路进行电荷保持，并将所述N位比较电路中比较器的输出作为待输出数字信号的最高位，包括：

控制所述第一连接开关和所述第二连接开关均断开；

控制所述第N位第一电容的下极板通过所述第一开关阵列与所述共模基准电压源连接；控制所述第N位第二电容的下极板通过所述第二开关阵列与所述共模基准电压源连接；

获取所述比较器的输出并作为所述待输出数字信号的第N位。

可选地，所述控制所述N位比较电路重复进行电荷重分配，并依次将所述比较器的输出作为所述待输出数字信号的当前次高位，包括：

判断所述比较器的输出是否为高电平；