[发明专利]一种具有禁止程序调试功能的仿真器

说明书

本发明介绍一种具有禁止程序调试功能的仿真器，涉及到芯片安全调试技术领域。本发明的仿真器，包括仿真器控制模块和仿真器硬件模块。仿真器硬件模块中的调试模块包括调试寄存器模块、禁止调试模块和地址处理模块，仿真器控制模块通过对调试寄存器模块中的寄存器设置，实现运行、停止、单步、断点的调试操作。地址处理模块检测CPU模块的地址总线并输出禁止调试信号，禁止调试模块通过对CPU模块调试总线的控制实现禁止调试功能。本发明的仿真器，能有效保护程序代码及执行流程等安全敏感信息，为具有安全要求的芯片或芯片仿真器设计提供一种调试保护方案。

技术领域

本发明涉及一种芯片仿真器，特别涉及一种具有禁止程序调试功能的仿真器。

背景技术

随着集成电路CPU芯片的规模不断增大，用户程序代码量及设计复杂度也在增加，这就要求芯片必须支持Debug调试功能，以方便用户对程序调试和功能问题分析确认。芯片出厂前都会固化芯片固件程序代码、用户调用的API程序代码，对于安全芯片，固件程序用于芯片功能的配置，API程序中包含安全算法，这两种程序代码及程序执行的安全配置流程都需要进行保护。

Debug调试功能很大程度提升了用户程序的开发效率，用户可以实时了解芯片的工作状态，和芯片寄存器、存储器中内容，但对于安全芯片，特定的区域是不允许用户访问，包括程序调试操作。有些安全芯片为了安全去除了Debug调试功能，也有些安全芯片增加EMMU模块功能，该模块对指定的寄存器、存储器增加读、写、执行的功能限制，但是对于用户调用API区的程序必须允许执行，无法禁止CPU中调试模块单步、断点、停止等调试功能，EMMU模块只能保证程序代码不被读取，无法彻底保护程序的安全配置和执行流程。为了满足带有Debug调试功能的芯片或是芯片仿真器的安全保护功能需要，本发明提出一种禁止调试功能的仿真器，设计一种包含调试寄存器模块、禁止调试模块和地址处理模块的调试模块，此调试模块支持直接连接CPU模块的调试总线，实现CPU调试操作的控制管理功能，从而实现对程序或数据的安全保护功能。本发明的仿真器，具有设计简单安全、与CPU调试接口兼容性高的特点，为具有安全要求的芯片或芯片仿真器设计提供一种调试保护方案。

发明内容

本发明所解决的技术问题是，如何设计一种具有禁止程序调试功能的仿真器,实现保护芯片存储器中的程序和数据，保护芯片寄存器的内容，保护程序的安全配置和执行流程等功能。

本发明的仿真器的关键技术是如何设计调试模块来实现禁止调试功能，在仿真器硬件模块中增加调试模块，与CPU模块的调试总线和地址总线相连接，通过对存储器中的数据访问控制，以及存储器中程序执行运行、停止、单步、断点的调试操作控制，实现对存储器中的数据、程序代码及执行流程的安全保护功能。

仿真器包括仿真器控制模块和仿真器硬件模块；

仿真器硬件模块包括调试模块和芯片功能模块，调试模块包括调试寄存器模块、禁止调试模块和地址处理模块，芯片功能模块包括存储器和CPU模块；

仿真器控制模块，与调试模块中的调试寄存器模块连接，产生各种调试命令，通过对调试寄存器模块的读写访问，实现各种调试操作；

调试寄存器模块，与仿真器控制模块连接，实现仿真器控制模块调试命令的接收和响应；

禁止调试模块，通过调试总线与CPU模块连接，控制CPU模块执行运行、停止、单步、断点的调试操作，并通过CPU模块实现对存储器的读写访问；

地址处理模块，通过地址总线与CPU模块连接，输出禁止调试信号和断点标志信号，地址处理模块判断CPU模块输出的地址总线上的地址值，来决定禁止调试信号是否有效，如果地址总线上的地址值在禁止调试区域内，地址处理模块输出的禁止调试信号为有效高电平，禁止调试操作；如果地址值不在禁止调试区域内，输出的禁止调试信号为无效低电平，允许调试操作；