[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

第1存储单元及第2存储单元，连接于第1字线；

第1位线，连接于所述第1存储单元；

第2位线，连接于所述第2存储单元；以及

控制电路，具备第1节点及第2节点、第1晶体管以及第2晶体管，所述第1晶体管设置于所述第1位线与所述第1节点之间，包括电连接于所述第1节点的一端，所述第2晶体管设置于所述第2位线与所述第2节点之间，包括电连接于所述第2节点的一端；

所述第2晶体管以与所述第1晶体管相邻的方式设置；

所述控制电路构成为：

一面将所述第2晶体管设为断开状态，一面将所述第1晶体管设为接通状态，而将所述第1节点电连接于所述第1位线，感测电连接于所述第1位线后的所述第1节点；

一面将所述第1晶体管设为断开状态，一面将所述第2晶体管设为接通状态，而将所述第2节点电连接于所述第2位线，感测电连接于所述第2位线后的所述第2节点。

2.根据权利要求1所述的半导体存储装置，其中所述控制电路构成为：一面维持所述第2节点的电位，一面将所述第1晶体管设为接通状态；一面维持所述第1节点的电位，一面将所述第2晶体管设为接通状态。

3.根据权利要求1所述的半导体存储装置，其中所述控制电路构成为：一面向所述第2节点供给第1电压，一面将所述第1晶体管设为接通状态；一面向所述第1节点供给所述第1电压，一面将所述第2晶体管设为接通状态。

4.根据权利要求3所述的半导体存储装置，其中所述控制电路构成为：在利用所述第1电压对所述第1节点进行充电后，将所述第1晶体管设为接通状态，在利用所述第1电压对所述第2节点进行充电后，将所述第2晶体管设为接通状态。

5.根据权利要求1所述的半导体存储装置，其中所述控制电路具备：

第3晶体管，包括电连接于所述第1节点的第1端及被供给第1电压的第2端；以及

第4晶体管，包括电连接于所述第2节点的第1端及被供给所述第1电压的第2端；且

构成为：一面将所述第3晶体管设为断开状态并且将所述第4晶体管设为接通状态，一面将所述第1晶体管设为接通状态；一面将所述第4晶体管设为断开状态并且将所述第3晶体管设为接通状态，一面将所述第2晶体管设为接通状态。

6.根据权利要求1所述的半导体存储装置，其中所述控制电路构成为在不同的时点感测所述第1节点与所述第2节点。

7.根据权利要求1所述的半导体存储装置，其中供设置所述第1晶体管的有效区域与供设置所述第2晶体管的有效区域具有间隔地设置。

8.根据权利要求1所述的半导体存储装置，其还具备：

第3存储单元，连接于所述第1字线；以及

第3位线，连接于所述第3存储单元；

所述控制电路还具备第3节点及第5晶体管，所述第5晶体管设置于所述第3位线与所述第3节点之间，包括电连接于所述第3节点的一端；

所述第5晶体管以与所述第1晶体管相邻的方式设置；

所述控制电路构成为：一面将所述第1晶体管设为断开状态，一面将所述第5晶体管设为接通状态，而将所述第3节点电连接于所述第3位线，感测电连接于所述第3位线后的所述第3节点。

9.根据权利要求8所述的半导体存储装置，其中所述第5晶体管、所述第1晶体管及所述第2晶体管以沿着第1方向依次与所述第5晶体管、所述第1晶体管、所述第2晶体管相邻的方式设置。