[发明专利]滤波器及其多零点实现模块

权利要求书

1.一种滤波器的多零点实现模块，其特征在于，包括至少八个谐振器，至少八个所述谐振器沿信号传输路径依次设置并形成主回路，且沿信号传输方向，主回路中不相邻的两个所述谐振器之间相互连接形成耦合支路，以使所述主回路中形成至少两个耦合回路，所述主回路中首、尾的两个所述谐振器之间设有耦合调节结构，且每个所述耦合回路均设有容性耦合结构。

2.根据权利要求1所述的滤波器的多零点实现模块，其特征在于，当所述谐振器为八个时，设有一个所述耦合支路以使所述主回路中形成两个所述耦合回路，第一个所述耦合回路包括四个所述谐振器，第二个所述耦合回路包括六个所述谐振器；两个所述耦合回路共用一个所述容性耦合结构，或两个所述耦合回路均单独设有一个所述容性耦合结构。

3.根据权利要求2所述的滤波器的多零点实现模块，其特征在于，八个所述谐振器分别为第一谐振器、第二谐振器、第三谐振器、第四谐振器、第五谐振器、第六谐振器、第七谐振器及第八谐振器；所述第三谐振器、所述第四谐振器、所述第五谐振器、所述第六谐振器依次设置于第一侧，所述第二谐振器、所述第一谐振器、所述第八谐振器及所述第七谐振器依次设置于与所述第一侧相对的第二侧，所述第一谐振器与所述第四谐振器之间或所述第五谐振器与所述第八谐振器之间相互连接以形成所述耦合支路；仅所述耦合支路设有所述容性耦合结构，或者，两个所述耦合回路中的所述容性耦合结构均设置在除所述耦合支路外的任意相邻的两个所述谐振器之间。

4.根据权利要求3所述的滤波器的多零点实现模块，其特征在于，所述主回路中的首、尾两个所述谐振器分别位于所述第一侧和所述第二侧；或，所述主回路中的首、尾两个所述谐振器均位于所述第一侧；或，所述主回路中的首、尾两个所述谐振器均位于所述第二侧。

5.根据权利要求1所述的滤波器的多零点实现模块，其特征在于，当所述谐振器为十个时，设有两个所述耦合支路以使所述主回路中形成三个所述耦合回路，三个所述耦合回路中有一个所述耦合回路由六个所述谐振器形成，其余两个所述耦合回路由四个所述谐振器形成。

6.根据权利要求1所述的滤波器的多零点实现模块，其特征在于，当所述谐振器为十个时，设有两个所述耦合支路以使所述主回路中形成三个所述耦合回路；三个所述耦合回路中有两个相邻的所述耦合回路共用一个所述容性耦合结构，且另外一个所述耦合回路单独设有一个所述容性耦合结构；或三个所述耦合回路均单独设有一个所述容性耦合结构。

7.根据权利要求6所述的滤波器的多零点实现模块，其特征在于，十个所述谐振器分别为第九谐振器、第十谐振器、第十一谐振器、第十二谐振器、第十三谐振器、第十四谐振器、第十五谐振器、第十六谐振器、第十七谐振器及第十八谐振器，所述第十一谐振器、第十二谐振器、所述第十三谐振器、第十四谐振器、第十五谐振器依次设置于第一侧，所述第十谐振器、所述第九谐振器、所述第十八谐振器、所述第十七谐振器及所述第十六谐振器依次设置于与所述第一侧相对的第二侧，所述第九谐振器与所述第十二谐振器、所述第十八谐振器与所述第十三谐振器、及所述第十七谐振器与所述第十四谐振器中任意两组谐振器分别相互连接以形成两个所述耦合支路；两个所述耦合支路中有一个所述耦合支路中设有所述容性耦合结构，另一个所述耦合支路所在的所述耦合回路单独设有一个所述容性耦合结构；或者，三个所述耦合回路中的所述容性耦合结构均设置在除所述耦合支路外的任意相邻的两个谐振器之间。

8.根据权利要求7所述的滤波器的多零点实现模块，其特征在于，所述主回路中的首、尾两个所述谐振器分别位于所述第一侧和所述第二侧；或，所述主回路中的首、尾两个所述谐振器均位于所述第一侧；或，所述主回路中的首、尾两个所述谐振器均位于所述第二侧。

9.根据权利要求1至8任一项所述的滤波器的多零点实现模块，其特征在于，所述耦合调节结构设置为交叉耦合结构，当所述交叉耦合结构为容性耦合时，所述交叉耦合结构作为所述交叉耦合结构所在所述耦合回路中的所述容性耦合结构。