[发明专利]半导体器件

说明书

一种半导体器件包括：有源区域，在衬底上沿第一方向延伸；掩埋导电层，在衬底上与有源区域相邻设置并沿第一方向延伸；栅电极，交叉有源区域并沿交叉第一方向的第二方向延伸；源/漏层，在栅电极的一侧设置在有源区域上；栅隔离图案，设置在掩埋导电层上以与栅电极的一端相邻设置，并沿第一方向延伸；以及接触插塞，设置在源/漏层上、电连接到掩埋导电层并与栅隔离图案接触。

技术领域

示例实施方式涉及半导体器件。

背景技术

由于对半导体器件的高性能、高速度和多功能性的需求已经增加，半导体器件的集成度已增大。为了满足对半导体器件的高集成的要求，图案会需要精细的宽度或其间的精细的距离。而且，为了控制短沟道效应，已提出了包括包含具有三维结构的沟道的全包围栅(GAA)晶体管和鳍式场效应晶体管(FinFET)的半导体器件。

发明内容

至少一些示例实施方式涉及半导体器件，其具有包括掩埋电源轨(powerrail)的标准单元结构以增大其集成度。

根据一示例实施方式，一种半导体器件包括：有源区域，在衬底上沿第一方向延伸；掩埋导电层，在衬底上沿第一方向延伸，使得掩埋导电层与有源区域相邻；栅电极，沿交叉第一方向的第二方向延伸，使得栅电极交叉有源区域；源/漏层，在栅电极的一侧在有源区域上；栅隔离图案，在掩埋导电层上沿第一方向延伸，栅隔离图案与栅电极的一端相邻；以及接触插塞，在源/漏层上并延伸以电连接到掩埋导电层，接触插塞与栅隔离图案接触。

根据一示例实施方式，一种半导体器件包括：至少两个有源区域，包括第一有源区域和第二有源区域，所述至少两个有源区域的每个在衬底上沿第一方向延伸；至少两个栅电极，包括第一栅电极和第二栅电极，所述至少两个栅电极的每个沿交叉第一方向的第二方向延伸，使得所述至少两个栅电极在第二方向上彼此相邻；栅隔离图案，在第一栅电极和第二栅电极之间沿第一方向延伸；掩埋导电层，在栅隔离图案下方沿第一方向延伸；至少两个源/漏层，包括分别在第一有源区域和第二有源区域上的第一源/漏层和第二源/漏层；以及至少两个接触插塞，包括分别在第一源/漏层和第二源/漏层上的第一接触插塞和第二接触插塞，第一接触插塞和第二接触插塞中的至少一个与栅隔离图案接触，同时在第二方向上具有横向不对称的形状。

根据一示例实施方式，一种半导体器件包括：在衬底上的栅结构；在栅结构的一侧的源/漏层；相对于衬底低于源/漏层的掩埋导电层；在掩埋导电层上的栅隔离图案，栅隔离图案与栅结构接触；以及在源/漏层上的接触插塞，接触插塞与栅隔离图案接触，接触插塞延伸至掩埋导电层同时覆盖源/漏层的一端。

附图说明

本公开的以上及另外的方面、特征和优点将由以下结合附图的详细描述被更清楚地理解，附图中：

图1是示出根据本发明构思的一示例实施方式的半导体器件的俯视图；

图2和图3是半导体器件的沿图1的线I-I'和II-II'截取的剖视图；

图4至7是根据本发明构思的示例实施方式的半导体器件的剖视图；

图8是示出根据本发明构思的一示例实施方式的半导体器件的俯视图；

图9是半导体器件的沿图8的线I-I'截取的剖视图；

图10是示出根据本发明构思的一示例实施方式的半导体器件的俯视图；

图11是示出根据本发明构思的一示例实施方式的半导体器件的俯视图；以及

图12和图13是半导体器件的沿图11的线I-I'和II-II'截取的剖视图。

具体实施方式

在下文中，将参照附图描述本发明构思的示例实施方式。