[发明专利]高频放大电路及半导体装置在审
申请号: | 201910609460.7 | 申请日: | 2019-07-08 |
公开(公告)号: | CN111541428A | 公开(公告)日: | 2020-08-14 |
发明(设计)人: | 濑下敏树;栗山保彦 | 申请(专利权)人: | 株式会社东芝;东芝电子元件及存储装置株式会社 |
主分类号: | H03F3/193 | 分类号: | H03F3/193;H03F1/26;H03F1/02 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 刘英华 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高频 放大 电路 半导体 装置 | ||
1.一种高频放大电路,具备放大电路和畸变补偿电路,
该放大电路具有:
第1晶体管,对栅极施加输入信号;
电感器,一方的端子与上述第1晶体管的源极连接,另一方的端子接地;和
第2晶体管,源极与上述第1晶体管的漏极连接,栅极接地,漏极与电源电压端子连接,从漏极输出将上述输入信号放大后的信号,
该畸变补偿电路具有:
第3晶体管,漏极及栅极连接,在漏极侧与上述电源电压端子连接;
第4晶体管,漏极及栅极与上述第3晶体管的源极连接,在源极侧接地;和
第1电容器,将如下节点与上述第3晶体管的源极之间连接,该节点是上述第1晶体管的漏极与上述第2晶体管的源极之间的节点。
2.如权利要求1所述的高频放大电路,其中,还具备:
输入匹配电路,将上述第1晶体管的栅极与上述输入信号的输入端子连接,以及
输出匹配电路,将上述第2晶体管的漏极与上述电源电压端子及输出端子连接。
3.如权利要求1所述的高频放大电路,其中,
上述畸变补偿电路还具备:
第1电阻,将上述第4晶体管的源极与接地点连接,
上述第4晶体管的栅极宽度比上述第3晶体管的栅极宽度窄。
4.如权利要求3所述的高频放大电路,其中,
上述畸变补偿电路还具备:
第2电容器,将上述节点与上述第4晶体管的源极连接,
上述第2电容器的静电电容比上述第1电容器的静电电容小。
5.如权利要求4所述的高频放大电路,其中,
上述畸变补偿电路还具备:
第5晶体管,在上述第4晶体管的源极与上述第1电阻之间,漏极及栅极与上述第4晶体管的源极连接,源极与上述第1电阻连接;及
第3电容器,将上述节点与上述第5晶体管的源极连接,
上述第5晶体管的栅极宽度比上述第4晶体管的栅极宽度窄,
上述第3电容器的静电电容比上述第1电容器的静电电容小。
6.如权利要求4所述的高频放大电路,其中,
上述畸变补偿电路还具备:
第2电阻,具有与上述第1电阻相同的电阻值,与上述第3晶体管并联地与上述电源电压端子连接;
第5晶体管,具有与上述第4晶体管相同的栅极宽度,漏极及栅极经由上述第2电阻而与上述电源电压端子连接,
第6晶体管,具有与上述第3晶体管相同的栅极宽度,漏极及栅极与上述第5晶体管的源极连接,源极接地;
第3电容器,具有与上述第1电容器相同的静电电容,将上述节点与上述第5晶体管的源极连接;及
第4电容器,具有与上述第2电容器相同的静电电容,将上述节点与上述第5晶体管的漏极连接。
7.如权利要求1所述的高频放大电路,其中,
上述畸变补偿电路还具备:
第1电阻,将上述第3晶体管的漏极与上述电源电压端子连接,
上述第3晶体管的栅极宽度比上述第4晶体管的栅极宽度窄。
8.如权利要求7所述的高频放大电路,其中,
上述畸变补偿电路还具备:
第2电容器,将上述节点与上述第3晶体管的漏极连接,
上述第2电容器的静电电容比上述第1电容器的静电电容小。
9.如权利要求8所述的高频放大电路,其中,
上述畸变补偿电路还具备:
第5晶体管,在上述第3晶体管的漏极与上述第1电阻之间,漏极及栅极与上述第1电阻连接,源极与上述第3晶体管的漏极连接,及
第3电容器,将上述节点与上述第5晶体管的漏极连接,
上述第5晶体管的栅极宽度比上述第3晶体管的栅极宽度窄,
上述第3电容器的静电电容比上述第1电容器的静电电容小。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社,未经株式会社东芝;东芝电子元件及存储装置株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910609460.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:减压干燥装置及减压干燥方法
- 下一篇:一种基于后悔理论的应急资源配置优化方法