[发明专利]用于全环栅晶体管器件的子鳍隔离方案

权利要求书

1.一种包括至少一个晶体管的集成电路，所述集成电路包括：

衬底；

位于所述衬底之上的主体，所述主体包括半导体材料；

栅极结构，环绕在所述主体周围并与所述衬底接触，所述栅极结构包括栅极电极和栅极电介质，所述栅极电介质在所述栅极电极和所述主体之间，所述栅极电极包括一种或多种金属；

源极区域和漏极区域，所述主体在所述源极区域和所述漏极区域之间，所述源极区域和所述漏极区域包括半导体材料；

第一层，包括一种或多种电介质，所述第一层的至少一部分在所述衬底和所述源极区域之间；和

第二层，包括一种或多种电介质，所述第二层的至少一部分在所述衬底和所述漏极区域之间。

2.根据权利要求1所述的集成电路，其中所述衬底是体硅衬底。

3.根据权利要求1所述的集成电路，其中所述主体是纳米线，纳米带，或纳米片。

4.根据权利要求1所述的集成电路，其中所述第一层和所述第二层包括相同的材料。

5.根据权利要求1-4中任一项所述的集成电路，其中所述第一层的一部分在所述主体和所述衬底之间，并且所述第二层的一部分在所述主体和所述衬底之间。

6.根据权利要求1-4中任一项所述的集成电路，还包括：

第一接触结构，与所述源极区域接触，所述第一接触结构包括一种或多种金属，所述第一层的一部分在所述栅极结构和所述第一接触结构之间；以及

第二接触结构，与所述漏极区域接触，所述第二接触结构包括一种或多种金属，所述第二层的一部分位于所述栅极结构和所述第二接触结构之间。

7.根据权利要求1-4中任一项所述的集成电路，其中所述第一层与形成在所述衬底中的第一沟槽是共形的，并且所述第二层与形成在所述衬底中的第二沟槽是共形的。

8.根据权利要求1-4中任一项所述的集成电路，其中包括在所述主体中的所述半导体材料包括硅或锗中的至少一种。

9.根据权利要求1-4中任一项所述的集成电路，其中包括在所述主体中的所述半导体材料包括III-V族半导体材料。

10.根据权利要求1-4中任一项所述的集成电路，其中所述第一层的底部表面低于所述衬底的顶部表面，并且所述第二层的底部表面低于所述衬底的顶部表面。

11.根据权利要求1-4中任一项所述的集成电路，还包括在所述源极区域和所述漏极区域之间的附加主体，所述附加主体位于所述主体之上，所述附加主体包括半导体材料，其中所述衬底和所述主体之间的距离大于所述主体和所述附加主体之间的距离。

12.根据权利要求11所述的集成电路，其中所述主体和所述附加主体包括相同的材料。

13.一种计算系统，包括权利要求1-4中任一项所述的集成电路。

14.一种包括至少一个晶体管的集成电路，所述集成电路包括：

衬底；

位于所述衬底之上的主体，所述主体包括半导体材料；

栅极结构，环绕在所述主体周围，所述栅极结构包括栅极电极和栅极电介质，所述栅极电介质在所述栅极电极和所述主体之间，所述栅极电极包括一种或多种金属；以及

源极区域和漏极区域，所述主体在所述源极区域和所述漏极区域之间，所述源极区域和所述漏极区域包括n型或p型掺杂剂中的一种与半导体材料，半导体材料上的所述源极区域和所述漏极区域包括n型或p型掺杂剂中的另一种，所述源极区域的一部分在包括所述n型或p型掺杂剂中的另一种的所述半导体材料的部分之间，以及所述漏极结构的一部分在包括所述n型或p型掺杂剂中的另一种的所述半导体材料的部分之间。