[发明专利]递归网络拓扑数模混合神经网络电路

说明书

本发明公开了一种递归网络拓扑数模混合神经网络电路，包括呈圆周状排列的n个神经节点、主控制器模块、n个寄存器模块以及n个多路复用器模块，所述每个神经节点都有一个与之对应的多路复用器模块，每个多路复用器模块都有一个与之对应的寄存器，所述主控制器模块的输出端与所述主寄存器模块的输入端连接，所述主寄存器模块的输出端分别与n个多路复用器模块的控制端连接，每个所述神经节点通过对应的多路复用器模块与其它神经节点实现互连，其中n为大于1的自然数。所述神经网络电路不仅可以实现递归网络拓扑结构，而且可以模仿生物神经突触可塑性实现多种突触可塑机制，并且可以模仿生物体内的蛋白调控神经网络实现多种蛋白调控机制。

技术领域

本发明涉及模仿生物神经元网络实现人工智能的神经形态工程，尤其涉及一种递归网络拓扑数模混合神经网络电路。

背景技术

随着各国脑计划的推进类脑智能研究逐渐成为热点，为实现生物大脑的高性能、低功耗、并行计算的运行机制，传统的冯诺依曼架构计算机已经难以满足要求，设计神经网络芯片成为类脑智能研究中的一个重点方向，其中设计脉冲神经网络电路也成为类脑智能研究的一个热点。脉冲神经网络的拓扑结构解释了不同的神经元和突触相互连接及相互作用的方式。不同的拓扑结构，模拟了不同的生物神经网络，脉冲神经网络产生的放电行为也不尽不同。

发明内容

本发明所要解决的技术问题是如何提供一种不仅可以实现递归网络拓扑结构，而且可以模仿生物神经突触可塑性实现多种突触可塑机制，并且可以模仿生物体内的蛋白调控神经网络的递归网络拓扑数模混合神经网络电路。

为解决上述技术问题，本发明所采取的技术方案是：一种递归网络拓扑数模混合神经网络电路，其特征在于：包括包括呈圆周状排列的n个神经节点、主控制器模块、n个寄存器模块以及n个多路复用器模块，所述每个神经节点都有一个与之对应的多路复用器模块，每个多路复用器模块都有一个与之对应的寄存器，所述主控制器模块的输出端与所述主寄存器模块的输入端连接，所述主寄存器模块的输出端分别与n个多路复用器模块的控制端连接，所述每个多路复用器模块具有n-1个输入端及若干个输出端，所述主控制器模块经寄存器控制多路复用器模块输出的个数，每个所述神经节点通过对应的多路复用器模块与其它神经节点实现互连，其中n为大于1的自然数。

采用上述技术方案所产生的有益效果在于：本申请所述网络电路中一方面模拟电路部分保证了信号处理的快速性及低功耗性，另一方面，数字电路部分可以精确控制可重构电容阵列及可重构电阻阵列，使所述神经网络电路产生不同的放电形式，为实现类脑神经网络提供基础。本发明提出的数模混合神经网络电路通过主控制器模块控制的互连网络，可以实现多种递归网络拓扑结构，例如深度神经网络拓扑、小世界属性网络拓扑、无尺度网络拓扑、随机神经网络等等。本申请中微控制器单元可以加载任何符合生物实际的软件调控规则，例如神经突触可塑性的规则：短时程可塑性规则、长时程可塑性规则、脉冲时间依赖突触可塑性（STDP）学习规则等，还例如神经元之间的蛋白调控规则：基因调控规则或元胞自动机调控规则等。这为实现类脑神经网络提供了技术基础及框架。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1是本发明实施例所述数模混合的神经网络电路的原理图；

图2是本发明实施例所述网络电路中神经节点的原理图；

图3是本发明实施例所述网络电路中互连网络的原理框图；

图4是本发明实施例所述神经节点中可重构电容阵列的原理图；

图5是本发明实施例所述神经节点中可重构电阻阵列的原理图；

图6是本发明实施例所述神经元电路输出的一个动作脉冲示意图；

图7是本发明实施例所述可重构电容阵列电容值为0.6uF时所述神经元电路产生的动作脉冲图；