[发明专利]具有校准机制的设备

权利要求书

1.一种存储器设备，其包括：

ZQ连接，其经配置以针对ZQ校准过程提供参考电阻电平，所述ZQ校准过程在多个裸片中的对应一者处调谐与输入/输出信号相关联的一或多个电阻电平；

一或多个从裸片，其电耦合到所述ZQ连接，所述从裸片中的每一者经配置以实施所述ZQ校准过程或其一部分，其中所述多个裸片包含所述一或多个从裸片；

主裸片，其电耦合到所述ZQ连接，所述主裸片经配置以实施所述ZQ校准过程或其一部分，其中所述多个裸片包含所述主裸片；及

校准通道，其电耦合所述主裸片及所述从裸片，所述校准通道经配置以在所述主裸片与所述一或多个从裸片之间传达信号，以用于在实施所述ZQ校准过程时跨越所述连接裸片协调对所述ZQ连接的存取。

2.根据权利要求1所述的存储器设备，其中所述校准通道包含时钟连接，所述时钟连接经配置以在所述主裸片与所述一或多个从裸片之间传达校准时钟，其中所述校准时钟经配置以协调与实施所述ZQ校准过程相关联的时序。

3.根据权利要求2所述的存储器设备，其中所述主裸片经配置以通过所述时钟连接将所述校准时钟发射到所述从裸片，其中所述校准时钟是跨越所述主裸片及所述从裸片的公共时钟信号，所述公共时钟信号用于协调每一裸片以唯一地存取所述ZQ连接。

4.根据权利要求2所述的存储器设备，其中所述从裸片中的每一者经配置以在实施所述ZQ校准过程或其一部分之前等待唯一数目个时钟循环，其中所述唯一数目个时钟循环与所述在所述主裸片处实施所述ZQ校准过程或其一部分相关。

5.根据权利要求1所述的存储器设备，其中所述校准通道包含：启用连接，其经配置以在所述主裸片与所述一或多个从裸片之间传达校准启用，其中所述校准启用经配置以跨越所述主裸片、所述从裸片中的一或多者或其组合启用所述ZQ校准过程。

6.根据权利要求5所述的存储器设备，其中所述主裸片经配置以通过所述启用连接将所述校准启用发射到所述从裸片，其中所述校准启用是跨越所述主裸片及所述从裸片的公共启用信号。

7.根据权利要求6所述的存储器设备，其中所述主裸片经配置以控制所述校准启用的时序以产生背景校准开始或命令校准开始。

8.根据权利要求1所述的存储器设备，其中所述校准通道经配置以在一个方向上将信号从所述主裸片传达到所述从裸片。

9.根据权利要求1所述的存储器设备，其中存储器装置包括动态随机存取存储器DRAM。

10.根据权利要求9所述的存储器设备，其中所述DRAM根据低电力5规范、双倍数据速率DDR规范或其组合来配置。

11.一种存储器设备，其包括：

ZQ连接，其经配置以针对ZQ校准过程提供参考电阻电平，所述ZQ校准过程在多个裸片中的对应一者处调谐与输入/输出信号相关联的一或多个电阻电平；

主裸片，其电耦合到所述ZQ连接，其中所述多个裸片包含所述主裸片、所述主裸片经配置以：

产生校准时钟信号以协调对所述ZQ连接的存取，以及

根据所述校准时钟信号实施所述ZQ校准过程或其一部分；及

一或多个从裸片，其电耦合到所述ZQ连接及所述主裸片，所述从裸片中的每一者经配置以根据所述校准时钟信号实施所述ZQ校准过程或其一部分，其中所述多个裸片包含所述一或多个从裸片。

12.根据权利要求11所述的存储器设备，其中所述主裸片包含振荡器，所述振荡器经配置以产生所述校准时钟信号。

13.根据权利要求12所述的存储器设备，其中所述从裸片经配置以根据所述校准时钟信号存取所述ZQ连接，并且不在所述从裸片上使用任何振荡器。