[发明专利]半导体器件和电子控制装置在审
申请号: | 201910623313.5 | 申请日: | 2019-07-11 |
公开(公告)号: | CN110739955A | 公开(公告)日: | 2020-01-31 |
发明(设计)人: | 相马治 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H03K19/003 | 分类号: | H03K19/003;H03K19/094;H03K19/0944 |
代理公司: | 11256 北京市金杜律师事务所 | 代理人: | 李辉;郭星 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 功率晶体管 正电源端子 源极 电位 电子控制装置 半导体器件 负载驱动 耦合到 背栅 负电源端子 反向电流 放电电路 栅极电荷 升压器 放电 充电 串联 电源 | ||
1.一种半导体器件,包括:
正电源端子和负电源端子,被耦合到电源;以及
负载驱动端子,被耦合到负载;
其中第一功率晶体管的源极和背栅被耦合到所述正电源端子侧,并且所述第一功率晶体管的漏极被耦合到所述负载驱动端子侧;以及
其中第二功率晶体管的源极和背栅被耦合到所述负载驱动端子,并且所述第二功率晶体管的漏极被耦合到所述正电源端子;以及
第一升压电路,用于对所述第一功率晶体管的栅极充电;以及
第一栅极放电电路,用于当所述负电源端子的电位高于所述正电源端子的电位时,将所述第一功率晶体管的栅极电位放电到所述源极。
2.根据权利要求1所述的半导体器件,
其中所述半导体器件由半导体封装件形成。
3.根据权利要求2所述的半导体器件,
其中所述第一栅极放电电路包括n沟道型短路晶体管,所述n沟道型短路晶体管用于当所述负电源端子的所述电位高于所述正电源端子的所述电位时,将所述第一功率晶体管的所述栅极短接到所述源极。
4.根据权利要求3所述的半导体器件,还包括:
负电位检测电路,用于确定被施加到所述正电源端子的负电位相对于所述负电源端子是在预定负阈值电位的正侧还是负侧,并且用于控制所述短路晶体管在所述正侧的第一情况下导通,并且用于控制所述短路晶体管在所述负侧的第二情况下截止。
5.根据权利要求4所述的半导体器件,
其中所述负电位检测电路具有被串联提供在所述正电源端子与所述负电源端子之间的第一电阻器和第一齐纳二极管,并且所述负电位检测电路通过检测所述第一齐纳二极管是否击穿来确定所述负阈值电位是在所述正侧还是在所述负侧。
6.根据权利要求4所述的半导体器件,
其中所述负电位检测电路具有第二齐纳二极管,所述第二齐纳二极管具有的一端被耦合到所述正电源端子,并且在所述第二半导体器件中,由所述第二齐纳二极管的击穿电压为正的电位相对于所述正电源端子的所述电位,经由所述第一升压电路被施加到所述第一功率晶体管的栅极。
7.根据权利要求4所述的半导体器件,
其中所述第一功率晶体管具有比所述第二功率晶体管低的压力结构。
8.根据权利要求3所述的半导体器件,
其中当在所述控制输入信号的有效时段期间将所述正电源端子的所述电位施加到所述栅极时,所述短路晶体管截止,并且所述半导体器件还包括电容器,所述电容器在所述控制输入信号的无效时段期间,保持所述短路晶体管在所述控制输入信号的有效时段期间的栅极电位。
9.根据权利要求8的半导体器件,还包括:
控制晶体管,被提供在所述正电源端子与所述短路晶体管的所述栅极之间,在所述控制输入信号的无效时段中,所述控制晶体管通过被控制为截止来控制所述短路晶体管的所述栅极处于高阻抗状态。
10.根据权利要求2所述的半导体器件,
其中所述第一栅极放电电路具有第二电阻器,所述第二电阻器用于使小于当所述第一升压电路导通所述第一功率晶体管时生成的栅极充电电流的栅极放电电流通过。
11.根据权利要求2所述的半导体器件,还包括:
第二升压电路,用于当使所述控制输入信号有效时,对所述第二功率晶体管的所述栅极充电;以及
第二栅极放电电路,用于当使所述控制输入信号无效时,将所述第二功率晶体管的所述栅极电荷放电到所述源极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910623313.5/1.html,转载请声明来源钻瓜专利网。