[发明专利]栅极驱动单元及其驱动方法，栅极驱动电路和显示面板

权利要求书

1.一种栅极驱动单元，其特征在于，包括：栅极驱动子电路，以及第一时序子电路和第二时序子电路，其中，所述栅极驱动子电路包括输入信号端、输出信号端、复位信号端、公共电压端，以及第一时序输入端和第二时序输入端；

所述第一时序子电路的第一输入端和第二输入端一一对应的电连接到栅极驱动电路的第一时序信号端和第二时序信号端，输出端电连接到所述第一时序输入端；所述第二时序子电路的第一输入端和第二输入端一一对应的电连接到所述栅极驱动电路的所述第二时序信号端和所述第一时序信号端，输出端电连接到所述第二时序输入端；

所述第一时序子电路，被配置为选择性的通过所述第一输入端或所述第二输入端输入时序信号，并从所述输出端输出第一时序信号；在所述第二输入端输入第二时序信号时，将所述第二时序信号进行延迟处理后从所述输出端输出，延迟处理后的延迟时钟信号与所述第一时序信号相同；

所述第二时序子电路，被配置为选择性的通过所述第一输入端或所述第二输入端输入时序信号，并从所述输出端输出第二时序信号；在所述第二输入端输入第一时序信号时，将所述第一时序信号进行延迟处理后从所述输出端输出，延迟处理后的延迟时钟信号与所述第二时序信号相同。

2.根据权利要求1所述的栅极驱动单元，其特征在于，

所述第一时序子电路，还被配置为检测出通过所述第一输入端输入的第一时序信号正常时，关断所述第二输入端与所述输出端之间的通路，将所述第一时序信号从所述输出端输出；

所述第一时序子电路，还被配置为检测出通过所述第一输入端输入的第一时序信号异常时，关断所述第一输入端与所述输出端之间的通路，将所述第二输入端输入第二时序信号进行延迟处理后从所述输出端输出，且输出的延迟时钟信号与所述第一时序信号相同；

其中，所述第一时序信号与所述第二时序信号的周期、占空比和幅度相同，且高低电平相反。

3.根据权利要求1所述的栅极驱动单元，其特征在于，

所述第二时序子电路，还被配置为检测出通过所述第一输入端输入的第二时序信号正常时，关断所述第二输入端与所述输出端之间的通路，将所述第二时序信号从所述输出端输出；

所述第二时序子电路，还被配置为检测出通过所述第一输入端输入的第二时序信号异常时，关断所述第一输入端与所述输出端之间的通路，将所述第二输入端输入第一时序信号进行延迟处理后从所述输出端输出，且输出的延迟时钟信号与所述第二时序信号相同；

其中，所述第一时序信号与所述第二时序信号的周期、占空比和幅度相同，且高低电平相反。

4.根据权利要求2所述的栅极驱动单元，其特征在于，所述第一时序子电路包括：第一晶体管、第二晶体管、第三晶体管和第四晶体管；

所述第一晶体管的栅极和漏极电连接到第一基准电压，源极电连接到所述第二晶体管的源极和所述第三晶体管的漏极，所述第二晶体管的漏极电连接到第二基准电压，栅极电连接到所述第二时序信号端，所述第三晶体管的栅极电连接到第一控制电压，源极电连接到所述第四晶体管的源极和所述第一时序输入端，所述第四晶体管的栅极和漏极电连接到所述第一时序信号端。

5.根据权利要求2所述的栅极驱动单元，其特征在于，所述第一时序子电路包括：第一晶体管、第二晶体管和第一信号导入通道；

所述第一晶体管的栅极和漏极电连接到第一基准电压，源极电连接到所述第二晶体管的源极和所述第一信号导入通道的输入端，所述第二晶体管的漏极电连接到第二基准电压，栅极电连接到所述第二时序信号端，所述第一信号导入通道的输出端电连接到所述第一时序信号端和所述第一时序输入端；

其中，所述第一信号导入通道包括栅极层、源漏电极层，以及设置于所述栅极层和所述源漏电极层之间的钝化保护层，所述栅极层的栅极走线与源漏电极层的修复走线的交叠区域设置有过孔。