[发明专利]存储装置

说明书

公开了一种存储装置。所述存储装置包括：非易失性存储器装置；以及控制器，通过数据输入和输出线与非易失性存储器装置交换数据信号，并通过数据选通线与非易失性存储器装置交换数据选通信号。在训练操作中，非易失性存储器装置和控制器中的至少一个执行以第一步幅调整数据信号的延迟的粗略训练以及以小于第一步幅的第二步幅调整数据信号的延迟的精确训练。

本申请要求于2018年11月7日提交到韩国知识产权局的第10-2018-0135620号韩国专利申请的优先权，所述韩国专利申请的公开通过整体引用包含于此。

技术领域

在此描述的发明构思的示例性实施例涉及一种半导体装置，更具体地，涉及一种对准、验证并调整数据信号的时序和数据选通信号的时序的存储装置。

背景技术

在包括非易失性存储器装置和控制器的存储装置中，随着用于制造半导体装置的技术的发展，非易失性存储器装置和控制器交换数据信号的速度正在增大。

随着交换数据信号的速度的增大，数据信号保持信息的时间变短，并且能够准确识别数据信号的裕量减小。为了准确地识别高速发送的数据信号，训练操作可调整非易失性存储器装置或控制器发送数据信号的时序。

执行训练操作花费的时间会导致存储装置的操作性能的降低。此外，在训练操作完成之后，由于环境的改变，非易失性存储器装置或控制器发送数据信号的时序可能被改变。

发明内容

根据发明构思的示例性实施例，一种存储装置包括：非易失性存储器装置；以及控制器，通过数据输入和输出线与非易失性存储器装置交换数据信号，并通过数据选通线与非易失性存储器装置交换数据选通信号。在训练操作中，非易失性存储器装置和控制器中的至少一个执行以第一步幅调整数据信号的延迟的粗略训练以及以小于第一步幅的第二步幅调整数据信号的延迟的精确训练。

根据发明构思的示例性实施例，一种存储装置包括：非易失性存储器装置；以及控制器，通过多条数据输入和输出线与非易失性存储器装置交换多个数据信号，并通过数据选通线与非易失性存储器装置交换数据选通信号。在训练操作中，控制器和非易失性存储器装置将所述多个数据信号的多个中心位置与数据选通信号转变的时序对准。控制器存储所述多个数据信号之中的具有最小宽度的信号的多条边界的信息。在训练操作完成之后，控制器通过使用所述多条边界的信息，验证所述多个数据信号的所述多个中心位置与数据选通信号转变的时序的对准。

根据发明构思的示例性实施例，一种存储装置包括：非易失性存储器装置；以及控制器：通过数据输入和输出线与非易失性存储器装置交换数据信号，并通过数据选通线与非易失性存储器装置交换数据选通信号。在训练操作中，控制器和非易失性存储器装置通过调整发送所述数据信号的第一延迟，将所述数据信号的中心位置与所述数据选通信号转变的时序对准。控制器和非易失性存储器装置中的至少一个基于所述数据选通信号的一个周期的长度的变化来调整所述数据选通信号的第二延迟。

附图说明

通过参照附图详细描述发明构思的示例性实施例，发明构思的以上和其他目的和特征将变得清楚。

图1是示出根据发明构思的示例性实施例的存储装置的框图。

图2是示出根据发明构思的示例性实施例的图1的非易失性存储器装置的框图。

图3是示出根据发明构思的示例性实施例的图1的存储装置的操作方法的流程图。

图4是示出根据发明构思的示例性实施例的图1的存储装置以第一步幅(stride)和第二步幅执行训练操作的示例的流程图。

图5示出根据发明构思的示例性实施例的确定与特定数据信号的第一边界对应的延迟的示例。

图6示出根据发明构思的示例性实施例的图2的非易失性存储器装置的输入和输出电路。