[发明专利]一种面向人工神经网络的三层结构可配置近似位宽加法器

权利要求书

1.一种面向人工神经网络的三层结构可配置近似位宽加法器，其特征在于，按照低位近似加法器的近似位宽为整个加法器要求的最小近似位宽、中位可配置加法器的近似位宽为整个加法器要求的最大近似位宽这一原则将两个输入加数拆分为低位部分、中位部分、高位部分，所述可配置近似位宽加法器包括：

低位近似加法器，对两输入加数的低位部分近似求和，输出低位部分的和输出和进位输出；

中位可配置加法器，包括对应其位宽的多个单比特可配置加法器，每个单比特可配置加法器包括：

第一D触发器，其数据端接第一输入加数中位部分的一比特数据，其时钟端接时钟信号，其使能端接模式信号，在使能状态下传输第一输入加数中位部分的一比特数据至精确加法器，

第二D触发器，其数据端接第二输入加数中位部分与第一输入加数按位对应的一比特数据，其时钟端接时钟信号，其使能端接模式信号，在使能状态下传输第二输入加数中位部分与第一输入加数按位对应的一比特数据至精确加法器，

第三D触发器，其数据端接前一比特加法器的进位输出，其时钟端接时钟信号，其使能端接模式信号，在使能状态下传输前一比特加法器的进位输出至精确加法器，

精确加法器，其第一输入端接第一D触发器的输出端，其第二输入端接第二D触发器的输出端，其第三输入端接第三D触发器的输出端，

和输出数据选择器，其“0”数据端接第二D触发器的数据端，其“1”数据端接精确加法器的和输出，在对两输入加数中位部分的当前比特数据精确求和时选择精确加法器的和输出，在对两输入加数中位部分的当前比特数据近似求和时选择输入至第二D触发器的数据，

进位输出数据选择器，其“0”数据端接第一D触发器的数据端，其“1”数据端接精确加法器的进位输出，在对两输入加数中位部分的当前比特数据精确求和时选择精确加法器的进位输出，在对两输入加数中位部分的当前比特数据近似求和时选择输入至第一D触发器的数据；及，

高位精确加法器，对两输入加数的高位部分以及中位可配置加法器的进位输出求和。

2.根据权利要求1所述一种面向人工神经网络的三层结构可配置近似位宽加法器，其特征在于，所述低位近似加法器包括对应其位宽的多个单比特近似加法器。

3.根据权利要求1所述一种面向人工神经网络的三层结构可配置近似位宽加法器，其特征在于，所述精确加法器包括对应其位宽的多个单比特精确加法器。

4.根据权利要求2所述一种面向人工神经网络的三层结构可配置近似位宽加法器，其特征在于，所述单比特近似加法器包括两个缓冲门，一个缓冲门将其输入端接入的输入加数转换为和输出，另一个缓冲门将其输入端接入的另一输入加数转为进位输出。

5.根据权利要求1所述一种面向人工神经网络的三层结构可配置近似位宽加法器，其特征在于，所述精确加法器包括：

第一异或门，其一输入端接第一输入加数中位部分的一比特数据，其另一输入端接第二输入加数中位部分与第一输入加数按位对应的一比特数据，

第一与门，其一输入端接第一输入加数中位部分的一比特数据，其另一输入端接第二输入加数中位部分与第一输入加数按位对应的一比特数据，

第二与门，其一输入端接前一比特加法器的进位输出，另一输入端接第一异或门的输出端，

第二异或门，其一输入端接前一比特加法器的进位输出，其另一输入端接第一异或门的输出端，输出和，及，

或门，其一输入端接第二与门的输出端，其另一输入端接第一与门的输出端，输出进位。