[发明专利]一种通信转换协议测试方法及装置

说明书

现有的协议转换芯片功能验证装置不能在接收设备端自动对接收到的数据包的有效载荷进行比对校验，仅仅依靠包计数来验证转换功能是远远不足以证明功能的完备性的。本发明提出一种通信转换协议测试方法，通过比较经过协议转换后的有效载荷和经基准协议模型解析的有效载荷以验证转换协议的正确性。相应的提出一种通信转换协议测试装置，包括配置模块，用于设定指定寄存器的字节值和与所述寄存器相对应的掩码值，包头生成模块，用于通过字节值和掩码值生成待转换数据包的包头信息，封包模块，用于将所述包头信息与经过预处理的有效载荷进行封包；解析模块，用于获取经过协议转换后的有效载荷，比较模块，用于验证转换协议的正确性。

技术领域

本发明属于通信技术领域，尤其是一种通信转换协议测试方法及装置。

背景技术

随着深亚米级半导体工艺的发展，以及集成电路设计能力的快速提高，集成电路的规模越来越大，SOC的设计方法已经成为集成电路设计的一种趋势，相应的SOC验证的复杂度和工作量也相应不断增大。以协议转换芯片为例，在研发阶段，如何正确验证协议转换芯片是否成功具备协议转换的功能是一个十分重要的课题。

当前主流的验证方法是基于UVM平台的验证。UVM是Accellera在2011年2月正式推出的新一代验证方法学标准，它起源于OVM，并结合VMM中的优点，正逐步引领验证方法学的发展方向。当前三大EDA厂商Synopsys、Mentor、Cadence对UVM的完美支持更使得UVM在各IC设计公司得以广泛使用。

另外一种验证手段是基于收发端的接收数据统通过对发送端发送的数据包和接收端收到的数据包的数量进行统计与对比，来检验转换芯片的协议转发功能是否正确。上述验证方法主要存在以下缺陷：

对于UVM逻辑仿真验证存在一个很大的缺点就是仿真速度慢。尤其是当数字电路的规模比较大时，逻辑仿真速度会变得更慢，会导致整个项目的验证周期变得庸长，牵制整个项目的交付周期；并且UVM验证还有一个致命缺点是无法验证数字电路中的跨时钟域处理逻辑(CDC)。

通过包计数是否相等的方式来验证转换芯片的功能，这种做法过于局限，只能从表面上验证转换芯片能否将数据包转发到目的设备，并不能验证转发到目的设备的数据包携带的数据内容是否正确。如果在转发的过程中数据包的payload不能保证一致，那么整个转发过程就是失败的。而想验证payload,现有手段只能通过人工来检测接收端收到的数据包的payload是否与发送端的payload一致，这样不仅会消耗大量的人力资源，并且在payload内容很多的时候比较容易出错。

发明内容

针对现有技术中的问题，本发明实施例中提出一种通信转换协议测试方法，包括，设定指定寄存器的字节值和与所述寄存器相对应的掩码值，通过字节值和掩码值生成待转换数据包的包头信息，将所述包头信息与经过预处理的有效载荷进行封包；获取经过协议转换后的有效载荷，通过比较经过协议转换后的有效载荷和经基准协议模型解析的有效载荷以验证转换协议的正确性。

其中，验证转换协议包括单向验证和双向验证，验证时将被转换协议模型作为基准协议模型，将被转换协议模型解析的有效载荷复制到目标协议模型端。验证时，有效载荷的预处理包括随机生成有效载荷、将有效载荷设置为规律数据、将有效载荷与该有效载荷对应的CRC校验码相结合。双向验证时，在被转换协议模型端和目标协议模型端设置不同的有效载荷。

本发明实施例另一方面提出一种通信转换协议测试装置，包括配置模块，用于设定指定寄存器的字节值和与所述寄存器相对应的掩码值，包头生成模块，用于通过字节值和掩码值生成待转换数据包的包头信息，封包模块，用于将所述包头信息与经过预处理的有效载荷进行封包；解析模块，用于获取经过协议转换后的有效载荷，比较模块，用于通过比较经过协议转换后的有效载荷和经基准协议模型解析的有效载荷以验证转换协议的正确性。