[发明专利]一种交织编码与RS编码联合的优化电路和数据处理方法

权利要求书

1.一种交织编码与RS编码联合的优化电路，其特征在于，包括RS编码电路，所述RS编码电路分别与状态控制器以及内存相连接，用于根据所述状态控制器预先配置的输入地址从内存中依次读取不同输入地址输入包的数据，对读取到的数据进行RS编码，将编码完成后得到的冗余码根据所述状态控制器预先配置的输出地址发送至内存。

2.如权利要求1所述的优化电路，其特征在于，所述RS编码电路包括：输入缓冲管理模块、输出缓冲管理模块、RS编码引擎模块、可配置寄存器模块、高级可扩展接口AXI转换器模块，其中，

可配置寄存器模块，与输入缓冲管理模块相连接，用于管理需要状态控制器进行配置的寄存器；

输入缓冲管理模块，分别与所述RS编码引擎模块以及AXI转换器模块相连接，用于通过AXI转换器模块，从内存中依次读取不同地址输入包的数据，将读取到的数据发送至RS编码引擎模块；

RS编码引擎模块，与输出缓冲管理模块相连接，用于对所述输入缓冲管理模块读取到的数据进行RS编码，得到冗余码，将所述冗余码发送至输出缓冲管理模块；

输出缓冲管理模块，与AXI转换器模块相连接，用于通过AXI转换器模块将冗余码发送至内存；

AXI转换器模块，通过AXI总线与内存相连接，用于对接收到的数据和读取到的数据进行协议转换。

3.如权利要求2所述的优化电路，其特征在于，所述输入缓冲管理模块，具体用于每次读取多个比特数，将读取到的数据发送至RS编码引擎模块。

4.如权利要求1所述的优化电路，其特征在于，所述RS编码电路还包括有限状态机模块，所述有限状态机模块分别与状态控制器模块、输入缓冲管理模块和输出缓冲管理模块相连接，用于控制输入缓冲管理模块和输出缓冲管理模块的工作状态。

5.如权利要求2所述的优化电路，其特征在于，所述状态控制器通过高级高性能AHB总线与所述RS编码电路的可配置寄存器模块相连接，用于对可配置寄存器模块进行参数配置。

6.如权利要求2所述的优化电路，其特征在于，所述输出缓冲管理模块中的输出寄存器包括多种模式，通过软件对输出寄存器的模式进行配置。

7.如权利要求3所述的优化电路，其特征在于，所述输入缓冲管理模块，根据所述多个比特数，当包的数据已经读取完毕时，填充数据0，直至达到需要读取的比特数。

8.如权利要求3所述的优化电路，其特征在于，所述多个比特数包括：64比特、128比特和256比特。

9.如权利要求5所述的优化电路，其特征在于，所述参数包括：输入地址、输出地址、包长度和RS编码中的所有符号个数以及有效符号个数。

10.一种交织编码与RS编码联合的优化电路的数据处理方法，其特征在于，包括：

RS编码电路根据所述状态控制器预先配置的输入地址从内存中依次读取不同输入地址输入包的数据；

RS编码电路对读取到的数据进行RS编码；

RS编码电路将编码完成后得到的冗余码根据所述状态控制器预先配置的输出地址发送至内存。