[发明专利]驱动电路

权利要求书

1.一种驱动电路，其特征在于，所述驱动电路包括至少两栅极驱动单元电路，至少两所述栅极驱动单元电路以级联的方式电性连接；

至少两所述栅极驱动单元电路中的第N级栅极驱动单元电路与时钟信号端、高电位端、前级扫描输出端、前级级联输出端、第一低电位端、第二低电位端、本级级联输出端以及本级扫描输出端电性连接，所述第N级栅极驱动单元电路还与第二初始化信号端以及后级级联输出端、复位信号端中的至少一者电性连接，或者，所述第N级栅极驱动单元电路还与第一初始化信号端和第二初始化信号端以及所述后级级联输出端、所述复位信号端中的至少一者电性连接，其中，N为大于或等于1的整数；

所述第N级栅极驱动单元电路包括输入部分、下拉控制部分、下拉部分和驱动部分；

所述输入部分用于对所述第N级栅极驱动单元电路的第一节点进行预充电，以使所述驱动部分中的第五晶体管和第六晶体管提前打开，以及用于将所述下拉控制部分的第二节点及所述下拉部分的第三节点下拉至低电位，以使所述下拉部分中的第四晶体管、第十五晶体管和第十八晶体管提前关闭；

所述下拉控制部分用于产生控制信号，所述控制信号在预充阶段和上拉阶段为低电平，以将所述下拉部分中的晶体管关闭，所述控制信号在下拉及低电平维持阶段为高电平，以将下拉部分中的晶体管开启；

所述下拉部分用于在所述驱动电路的本级扫描输出端的本级扫描信号输出之后，将所述第一节点、所述驱动电路的本级级联输出端和所述本级扫描输出端的电位下拉至低电位，并在下次输出之前将其保持在低电位；

所述驱动部分用于在所述第一节点为高电位时，将所述驱动电路的时钟信号端的时钟信号传递至所述本级级联输出端和所述本级扫描输出端，并且在所述时钟信号端的时钟信号为高电平时，将所述第一节点的电位耦合到更高的电位；

所述输入部分与所述前级扫描输出端、所述前级级联输出端、所述时钟信号端、所述本级级联输出端和所述第一节点电性连接；

所述输入部分包括第一晶体管、第二晶体管和第三晶体管；

所述第一晶体管的第一极与所述前级级联输出端以及所述第二晶体管的第一极电性连接，所述第一晶体管的第二极电性连接于所述前级扫描输出端，所述第一晶体管的第三极与所述第二晶体管的第二极以及所述第三晶体管的第二极电性连接，所述第二晶体管的第三极电性连接于所述第一节点，所述第三晶体管的第一极电性连接于所述时钟信号端；

所述第三晶体管的第三极电性连接于所述本级级联输出端，或者所述第三晶体管的第一极电性连接于所述时钟信号端。

2.根据权利要求1所述的驱动电路，其特征在于，所述下拉控制部分与所述第一初始化信号端、所述第二初始化信号端、所述高电位端、所述第一低电位端、所述前级级联输出端、所述本级级联输出端、所述后级级联输出端以及所述第三节点电性连接；

所述下拉控制部分包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管和耦合电容；

所述第七晶体管的第一极电性连接于所述第二初始化信号端，所述第七晶体管的第二极与所述高电位端、所述第八晶体管的第二极和所述第九晶体管的第二极电性连接，所述第七晶体管的第三极与所述第二节点电性连接，所述第八晶体管的第一极电性连接于所述后级级联输出端或所述复位信号端，所述第八晶体管的第三极与所述第七晶体管的第三极、所述第九晶体管的第一极、所述第十晶体管的第二极以及所述耦合电容的第一极电性连接，所述第九晶体管的第三极与所述耦合电容的第二极和所述第三节点电性连接，所述第十晶体管的第一极与所述前级级联输出端和所述第十一晶体管的第一极电性连接，所述第十晶体管的第三极与所述第三节点电性连接，所述第十一晶体管的第二极与所述第十晶体管的第三极电性连接，所述第十一晶体管的第三极与所述第一低电位端电性连接。