[发明专利]半导体装置的形成方法

说明书

形成气隙间隔物于半导体装置中的方法，包括提供装置，其含有栅极堆叠、多个间隔物层位于栅极堆叠的侧壁上、以及源极/漏极结构与栅极堆叠相邻。在一些实施例中，移除间隔物层的第一间隔物层，以形成气隙于栅极堆叠的侧壁上。在多种例子中，接着沉积第一密封层于气隙的顶部上以形成密封的气隙，并沉积第二密封层于第一密封层上。之后采用第一蚀刻制程，自源极/漏极结构上蚀刻第一自对准接点层。在多种实施例中，第一蚀刻制程选择性地蚀刻第一自对准接点层，而第一密封层与第二密封层维持未蚀刻。

技术领域

本发明实施例关于气隙间隔物的形成方法，更特别关于提高不同介电材料的蚀刻选择性的方法。

背景技术

电子产业已经历对更小更快的电子装置的需求持续成长的阶段，且电子装置同时支援更多且更复杂的功能。综上所述，半导体产业的持续趋势为形成低成本、高效能、且低能耗的集成电路。实现这些目标的主要方法为减少半导体集成电路尺寸(如最小结构尺寸)，进而改善产能并降低相关成本。然而尺寸缩小亦会增加半导体形成制程的复杂度。因此形成半导体的制程与技术需要类似进展，以实施半导体集成电路与装置的持续进展。

近来导入的多栅极装置可增加栅极与通道的耦合、降低关闭态的电流、与减少短通道效应，以改善栅极控制。这些多栅极装置的一为鳍状场效晶体管。鳍状场效晶体管的名称来自于自基板延伸且形成于基板上的鳍状结构，其可用于形成场效晶体管的通道。鳍状场效晶体管可与现有的互补式金属氧化物半导体制程相容，且其三维结构在维持栅极控制与缓解短通道效应时可大幅减少尺寸。然而就算是导入鳍状场效晶体管，集成电路尺寸的大幅缩小仍会造成寄生电容(比如鳍状场效晶体管栅极与源极/漏极区或源极/漏极接点之间的寄生电容)增加。寄生电容增加会劣化装置效能。因此现有技术无法完全满足所有方面。

发明内容

本发明一实施例提供的半导体装置的形成方法，包括：提供装置，其包括栅极堆叠、多个间隔物层位于栅极堆叠的侧壁上、以及源极/漏极结构与栅极堆叠相邻；移除间隔物层的第一间隔物层，以形成气隙于栅极堆叠的侧壁上；沉积第一密封层于气隙的顶部上，以形成密封的气隙；以及采用第一蚀刻制程，自源极/漏极结构上蚀刻第一自对准接点层，其中第一蚀刻制程选择性地蚀刻第一自对准接点层，而第一密封层维持未蚀刻。

本发明一实施例提供的半导体装置的形成方法，包括：自鳍状场效晶体管栅极堆叠的侧壁移除间隔物层，以形成气隙于鳍状场效晶体管栅极堆叠的侧壁上；顺应性地沉积多个密封层于气隙的顶部上，以形成密封的气隙；以及进行第一原子层蚀刻制程，以自与鳍状场效晶体管栅极堆叠相邻的源极/漏极上移除氮化硅层，其中第一原子层蚀刻制程选择性地蚀刻氮化硅层，而密封层维持未蚀刻。

本发明一实施例提供的半导体装置，包括：栅极堆叠，位于第一鳍状物区上，其中间隔物层位于栅极堆叠的第一侧壁上；源极/漏极接点金属，位于与第一鳍状物区相邻的第二鳍状物区上，其中第二鳍状物区包括源极/漏极结构，其中衬垫层位于源极/漏极接点金属的第二侧壁上，且其中第一侧壁与第二侧壁彼此相对；气隙间隔物，位于间隔物层与衬垫层之间；以及多个密封层，合并于气隙间隔物的顶部上，以密封并保护气隙间隔物。

附图说明

图1是本发明一或多个实施例中，鳍状场效晶体管装置的透视图。

图2是一些实施例中，含有气隙间隔物的半导体装置的制作方法的流程图。

图3至13是依据图2的方法的一或多个步骤制作的例示性装置，沿着实质上平行于图1的剖面AA’的平面的剖视图。

图14A至14D是一些实施例中，例示性的原子层蚀刻的蚀刻制程流程的第一循环。

图15A至15D是一些实施例中，例示性的原子层蚀刻的蚀刻制程流程的第二至第N循环。

其中，附图标记说明如下：

AA’ 剖面