[发明专利]一种基于最小均方算法的数字后台校正方法

说明书

一种基于最小均方算法的数字后台校正方法，适用于分裂式SAR ADC。首先设置分裂式SAR ADC，并将设置好的分裂式SAR ADC进行基于最小均方算法的数字后台校正；分裂式SAR ADC包括两个ADC模块，每个ADC模块中主DAC电容阵列采用非二进制电容阵列，同时将主DAC冗余电容阵列中最高位电容的权重设置为最小，这样校正DAC电容阵列的随机切换可以有效的校正主DAC电容阵列中包括权重最大的电容在内的每个电容，提升ADC的线性度和动态范围；校正DAC随机切换方式的引入可以有效的解决两个ADC电容失配方向一致导致校正无效的问题；另外主DAC电容阵列引入冗余量，可以弱化系统在量化过程中引入的动态误差，保证了每次切换的正确性，提高迭代的速度。

技术领域

本发明属于模拟集成电路技术领域，特别涉及一种基于最小均方算法LMS的数字后台校正方法，用于校正高精度逐次逼近模数转换器SAR ADC的电容阵列。

背景技术

随着模数转换器(ADC)精度的提高，在小尺寸工艺下，电容的匹配精度决定了ADC静态和动态性能。除了较好的排布电容阵列版图之外，我们还需要对电容阵列进行校正。目前主流的校正方式包括数字校正和模拟校正。数字校正是指电容失配的消除在数字域完成，每一个电容的权重都对应一个数字码字，这个码字对应该电容的数字权重，数字校正的目的是让数字权重逼近电容制造完成后在总电容阵列所占比重(即真实权重)，从而消除电容失配；而后台校正是指校正不影响电路正常的采样和量化，电路没有特定的校正模式，校正的所有操作在后台完成。数字后台校正中的典型代表为基于分裂式split ADC的数字校准技术，采用两个ADC对同一个输入信号进行转换，根据输出结果的差值来调整各自的权重，当两者差值足够小时，则可认为校准完成。

基于split ADC的数字校准技术的原理为，当一个N位ADC在转换结束时，输入信号的模拟值可表示为：

式中，D_i代表每一位的量化码字，ω_i为该位对应的权重，V_REF为电容阵列的参考电压。当电容没有失配时，ω_i组成一组二进制权重序列，不考虑其他非理想因素，则D_i就是输入信号Vin的正确量化码字。而实际上，电容在制造过程中存在随机失配，权重ω_i不再是二进制权重序列，非理想的权重序列可能导致量化码字出错，从而无法还原出真实输入信号。

这种情况下，基于split ADC的数字校准技术采用两个独立的ADC：“ADC A”和“ADCB”，同时对一个输入信号采样并转换。它们的失配不同，假设它们的实际权重为ω_iA和ω_iB，则还原的输入信号可以表示为：

假设实际权重可以表示为理想权重ω_i,ideal和误差权重ξ_i的和，则：

ω_iA＝ω_iA,ideal+ξ_iA (4)

ω_iB＝ω_iB,ideal+ξ_iB (5)

则“ADC A”“ADC B”两个ADC还原的输入信号值可以重写为：

因为两个ADC对同一个输入信号进行采样和转换，在不断的迭代过程中，量化码字D_iA和D_iB会趋于相等，所以转换后的模拟值差值为：

转换后的码字差值为：