[发明专利]一种多层芯片封装结构及制备方法

说明书

本发明公开了一种多层芯片封装结构及制备方法，其中，多层芯片封装结构，包括：多个芯片互联单元，所述多个芯片互联单元均由两个倒焊互连的芯片组成；键合层，所述多个芯片互联单元之间通过键合层键合，组成多层芯片组装单元。本发明实施例提供的多层芯片封装结构及制备方法，可实现多层芯片堆叠，封装体积小，信号传输距离更短，既可以适用于同功能芯片，也可以适用于异同功能芯片，在封装结构的正反两面均可以有芯片的功能信号引出，可实现SiP及3D封装。

技术领域

本发明涉及半导体封装技术领域，具体涉及一种多层芯片封装结构及制备方法。

背景技术

近几年来，集成电路芯片制造技术已进入纳米范围，并正在向物理“极限”挑战。集成电路的集成度越来越高。功能越来越强，所需引线脚数越来越多。集成电路的这种快步发展使得集成电路芯片封装基板面临着巨大的挑战。

在3D芯片封装或晶圆级封装时，采用的工艺一般为将多层芯片正装堆叠封装，芯片之间通过硅通孔或者通过侧边引线进行互联，其封装工艺复杂，封装的结构体积较大，不能满足集成度较高需求的集成电路芯片。

发明内容

因此，本发明实施例提供一种多层芯片封装结构及制备方法，克服现有技术中多层芯片堆叠封装体积较大的缺陷。

第一方面，本发明实施例提供的一种多层芯片封装结构，包括：

多个芯片互联单元，所述多个芯片互联单元均由两个倒焊互连的芯片组成；

键合层，所述多个芯片互联单元之间通过键合层键合，组成多层芯片组装单元。

在一实施例中，所述的多层芯片封装结构，还包括：

模封层，包覆所述多层芯片组装单元；

导电通孔，形成于所述模封层，与所述多层芯片组装单元的引出端子电连接。

在一实施例中，所述的多层芯片封装结构，还包括：凹槽，形成于塑封层，位于所述多层芯片组装单元一侧。

在一实施例中，所述的多层芯片封装结构，还包括：重布线层，形成于模封层表面，通过导电通孔与所述多层芯片组装单元电连接。

在一实施例中，所述芯片互联单元中的两个倒焊互连的芯片为同功能芯片或异功能芯片。

在一实施例中，所述键合层为有机粘合剂或无机粘合剂。

第二方面，本发明实施例提供一种多层芯片封装结构的制备方法，，包括如下步骤：

在芯片上进行重布线及焊盘制备；

将完成重布线的及焊盘制备的芯片两两进行倒焊互连，形成预设数量的芯片互连单元；

将预设数量的芯片互连单元进行键合组装，形成多层芯片组装单元。

在一实施例中，所述将预设数量的芯片互连单元进行键合组装，形成多层芯片组装单元的步骤之后，还包括：

将多层芯片组装单元进行封装，形成重组晶圆；

在重组晶圆中多层芯片组装单元的引出端子的对应位置形成通孔；

在通孔内填充导电介质，并在重组晶圆表面将导体介质进行电镀互连，形成重布线层。

在一实施例中，在所述将多层芯片组装单元进行封装，形成重组晶圆的步骤之后，所述在重组晶圆中多层芯片组装单元的引出端子的对应位置形成通孔的步骤之前，还包括：

在重组晶圆的表面形成凹槽，所述凹槽位于多层芯片组装单元一侧。

在一实施例中，所述的多层芯片封装结构的制备方法，其特征在于，

通过激光烧蚀或刻蚀形成通孔。