[发明专利]基于列数据分割的低功耗可重构SRAM结构及数据存取方法

权利要求书

1.一种基于列数据分割的低功耗可重构SRAM结构，其特征在于，包括统计模块、标志存储阵列、预测模块、数据存储阵列和灵敏放大器；

所述统计模块，用于在向所述数据存储阵列写入数据时，提取每一个数据段的数据特征，并根据每一个数据段的数据特征配置对应的标志位，其中，数据存储阵列中的每一列数据被划分为多段,形成多个数据段；

所述标志存储阵列，用于以阵列的形式存储每一个所述数据段的标志位；

所述预测模块，用于从所述标志存储阵列读取每一个所述数据段的标志位，并根据所述标志位配置每一个所述数据段的工作模式，所述工作模式至少包括两种；

所述灵敏放大器，用于按照对应的工作模式从所述数据存储阵列中读取数据。

2.根据权利要求1所述的低功耗可重构SRAM结构，其特征在于，所述数据存储阵列中每一列数据划分的段数和每一个所述数据段包含的数据单元数量是根据所述数据存储阵列的大小和所述标志存储阵列的大小所确定的。

3.根据权利要求1所述的低功耗可重构SRAM结构，其特征在于，所述统计模块具体用于：

在向所述数据存储阵列写入数据时，统计每一个所述数据段的数据单元为“1”的个数x和为“0”的个数y，根据x和y的大小关系来确定所述数据段的标志位。

4.根据权利要求1所述的低功耗可重构SRAM结构，其特征在于，所述低功耗可重构SRAM结构还包括地址译码器，用于产生所述数据存储阵列和标志存储阵列所需的地址。

5.根据权利要求4所述的低功耗可重构SRAM结构，其特征在于，所述数据存储阵列的大小为N*M，所述SRAM的接口数据位宽为W，则所述标志存储阵列的地址宽度为P＝log₂(N*M)/W；相应地，所述地址译码器具体用于：

当向所述数据存储阵列中写入数据时，所述地址宽度的前log₂^M/W位为列地址位，其余为行地址位，其中，所述行地址位中的前log₂^H位用于所述标志存储阵列的行选择。

6.根据权利要求3所述的低功耗可重构SRAM结构，其特征在于，所述低功耗可重构SRAM结构还包括锁存器；

所述锁存器，用于存储当前数据段的前一个数据段的标志位；

所述统计模块，用于统计当前数据段的数据单元中“1”的个数x和“0”的个数y；还用于当x＝y时，将当前数据段的前一个数据段的标志位配置给当前数据段。

7.一种基于权利要求1-6任一项所述的低功耗可重构SRAM结构的数据存取方法，其特征在于，包括：

S1，在向数据存储阵列写入数据时，提取每一个数据段的数据特征，并根据每一个所述数据段的数据特征配置对应的标志位，其中，将所述数据存储阵列中的每一列数据划分为多段，形成多个数据段；

S2，根据每一个所述数据段的标志位，配置每一个所述数据段的工作模式，所述工作模式至少包括两种；

S3，按照对应的工作模式从所述数据存储阵列中读取数据。

8.根据权利要求7所述的数据存取方法，其特征在于，所述步骤S1中提取每一个数据段的数据特征，并根据每一个所述数据段的数据特征配置对应的标志位具体包括：

统计每一个数据段的数据单元中为“1”的个数x和为“0”的个数y，根据x和y的大小关系来确定所述数据段的标志位。

9.根据权利要求8所述的数据存取方法，其特征在于，所述步骤S1之后还包括：

存储当前数据段的前一个数据段的标志位；

统计当前数据段的数据单元中为“1”的个数x和为“0”的个数y，当x＝y时，将当前数据段的前一个数据段的标志位配置给当前数据段。

10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求7-9任一项所述的基于低功耗可重构SRAM结构的数据存取方法。