[发明专利]用于多电平单元的感测技术

说明书

本发明涉及用于多电平单元的感测技术。提供用于感测经配置以存储三种或三种以上状态的存储器单元的技术。可使用电荷转移装置在数字线与和感测组件耦合的节点之间转移电荷。在单个读取操作期间，可将多个电压施加到所述电荷转移装置的栅极。可基于施加到所述电荷转移装置的所述栅极的电压的数目多次感测所述节点。所述电荷可通过所述电荷转移装置基于数字线上的所述信号的值及施加到所述电荷转移装置的所述栅极的电压而转移。基于所述电荷被转移及所述感测组件多次感测所述节点，可确定与所述存储器单元相关联的逻辑状态。

交叉参考

本专利申请案主张川村(KAWAMURA)等人在2018年8月21日申请的标题为“用于多电平单元的感测技术(SENSING TECHNIQUES FOR MULTI-LEVEL CELLS)”的第16/107,280号美国专利申请案的优先权，所述美国专利申请案经转让给其受让人且以全文引用方式明确并入本文中。

技术领域

技术领域涉及用于多电平单元的感测技术。

背景技术

下文大体上涉及包含至少一个存储器装置的系统，且更明确来说，涉及用于多电平单元的感测技术。

存储器装置在各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似物)中广泛用于存储信息。信息可通过编程存储器装置的不同状态来存储。举例来说，二进制装置最通常存储通常由逻辑1或逻辑0标示的两种状态中的一者。在其它装置中，可存储两种以上状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一种所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，其包含磁硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它存储器。存储器装置可为易失性或非易失性。易失性存储器装置(例如，DRAM)可随着时间的推移丢失其存储的状态，除非其通过外部电源周期性地刷新。

改进存储器装置通常可包含增加存储器单元密度、提高读取/写入速度、提高可靠性、增加数据保持、降低电力消耗或降低制造成本以及其它度量。一些存储器单元可经配置以存储多种状态。可期望感测与能够存储多种状态的此存储器单元相关联的信号以更准确地确定存储到存储器单元的逻辑状态且在读取操作期间提高可靠性以及其它益处。

发明内容

在一些实例中，一种方法可包含：在读取操作期间将晶体管的栅极偏置到第一电压，所述晶体管与数字线及感测组件的节点耦合；至少部分基于将所述晶体管的所述栅极偏置到所述第一电压感测所述节点上的预充电电压；至少部分基于感测所述节点上的所述预充电电压将所述晶体管的所述栅极偏置到第二电压；当所述晶体管的所述栅极被偏置到所述第二电压时，感测所述节点上的第三电压，所述第三电压不同于所述预充电电压；及至少部分基于感测所述第三电压确定与所述数字线耦合的多电平存储器单元的逻辑状态。

在一些实例中，一种设备可包含：多电平存储器单元，其与数字线耦合且经配置以存储三种或三种以上状态；感测组件，其经配置以通过在读取操作期间多次感测与所述数字线相关联的电压确定所述多电平存储器单元上存储的状态；及晶体管，其与所述数字线及所述感测组件耦合且经配置以在所述多电平存储器单元的所述读取操作期间在所述数字线与所述感测组件之间转移电荷，其中所述晶体管的栅极在所述读取操作期间被偏置到多个栅极电压。

在一些实例中，一种方法可包含：在读取操作期间将晶体管的栅极偏置到多个栅极电压，所述晶体管与数字线及感测组件的节点耦合；在所述读取操作期间多次感测所述节点上的电压，其中对于施加到所述晶体管的所述栅极的每一栅极电压，感测所述节点上的所述电压至少一次；及至少部分基于在所述读取操作期间在所述多次中的每一次处感测所述节点上的所述电压确定与所述数字线耦合的多电平存储器单元的逻辑状态。

附图说明