[发明专利]参数软件可配置的RS编码器IP核电路结构及其编码方法

权利要求书

1.一种参数软件可配置的RS编码器IP核电路结构，其特征在于，采用级数为2T的线性反馈移位寄存器组结构，包括伽罗华域运算模块、第一选通模块、第二选通模块及计数模块；

所述伽罗华域运算模块包括多个伽罗华域乘加单元、多个延时单元及第一伽罗华域加法器，所述伽罗华域乘加单元与延时单元串联形成串联结构，所述串联结构的输入端与所述第一选通模块的输出端连接，且所述串联结构的输出端通过所述第一伽罗华域加法器与第二选通模块的第二输入端及所述第一选通模块的第一输入端连接，其中，所述伽罗华域乘加单元包括伽罗华域乘法器、第二伽罗华域加法器，所述伽罗华域乘法器的输入端与所述第一选通模块的输出端连接，所述伽罗华域乘法器的输出端与所述第二伽罗华域加法器的输入端连接，且所述第二伽罗华域加法器的输出端与延时单元连接；所述多个伽罗华域乘加单元中的所述伽罗华域乘法器具有所述伽罗华域运算模块的第一输入端和第二输入端，所述第一伽罗华域加法器具有所述伽罗华域运算模块的第三输入端；

所述伽罗华域运算模块的最大级数与纠错能力的最大值相对应；

所述伽罗华域乘加单元的个数与所述纠错能力的最大值相对应；

所述伽罗华域运算模块的第一输入端接收生成多项式系数矢量，所述第一选通模块的输出端与所述伽罗华域运算模块的第二输入端连接，所述伽罗华域运算模块的第三输入端及所述第二选通模块的第一输入端接收输入码流，所述伽罗华域运算模块的输出端与第二选通模块的第二输入端及所述第一选通模块的第一输入端连接，且所述第一选通模块的第二输入端赋0；

所述计数模块接收所述输入码流待配置的码长及纠错能力参数，所述计数模块的第一输出端与所述第一选通模块的开关控制端连接，所述计数模块的第二输出端与第二选通模块的开关控制端连接，且所述第二选通模块的输出端输出与所述输入码流对应的输出码流。

2.如权利要求1所述的参数软件可配置的RS编码器IP核电路结构，其特征在于，所述RS编码器IP核电路还包括参数配置接口，所述多项式系数矢量由软件程序基于所述纠错能力及码块对应的符号位宽生成，且通过所述参数配置接口输入。

3.一种用于如权利要求1或2所述参数软件可配置的RS编码器IP核电路结构的编码方法，其特征在于，所述方法包括以下步骤：

对不同参数RS编码对应生成的多项式系数矢量进行长度归一化处理；

将长度归一化后的生成多项式系数矢量以查找表形式存储；

通过CPU软件根据纠错能力在所述查找表中查询对应的生成多项式系数矢量，并将查询到的生成多项式系数矢量下发至RS编码器IP核电路，以供所述RS编码器IP核电路根据接收到的参数配置对输入码流进行编码。

4.如权利要求3所述的编码方法，其特征在于，所述对不同参数RS编码对应的生成多项式系数矢量进行长度归一化处理；将长度归一化后的生成多项式系数矢量以查找表形式存储的步骤包括：

在确定符号位宽的值，且所述纠错能力有多个不同取值时，确定对应的第一矢量；

若所述第一矢量的长度小于所述纠错能力的最大值的两倍，则在所述第一矢量的头部进行补零，以进行长度归一化处理得到对应的矢量集合；

将不同码长、纠错能力不同取值以及对应的矢量集合存储为所述查找表。