[发明专利]一种超低功耗低电压低温漂的亚阈值基准电压产生电路

权利要求书

1.一种超低功耗低电压低温漂的亚阈值基准电压产生电路，其特征在于，包括启动电路、电流基准电路和两个补偿电路，所述的补偿电路一个是V_PTAT发生器(2)，另一个是V_CTAT发生器(1)；所述启动电路的输出端连接所述电流基准电路的控制端；

所述电流基准电路包括第一PMOS管(MP1)、第二PMOS管(MP2)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)；

第一PMOS管(MP1)和第二PMOS管(MP2)的源极接电源；

第一PMOS管(MP1)和第二PMOS管(MP2)的栅极作为所述电流基准电路的控制端，第二PMOS管(MP2)的栅极和漏极短接，第一NMOS管(MN1)的栅漏短接并且漏极连接第一PMOS管(MP1)的漏极，第二NMOS管(MN2)的漏极与第一NMOS管(MN1)源极连接，第二NMOS管(MN2)的栅极与第一NMOS管(MN1)的栅极连接；

第三NMOS管(MN3)和第二NMOS管(MN2)的源极接地并且第三NMOS管(MN3)栅极和第一NMOS管(MN1)的源极连接；

所述V_CTAT发生器(1)包括第三PMOS管(MP3)以及第四NMOS管(MN4)和第五NMOS管(MN5)；V_PTAT发生器(2)包括第四PMOS管(MP4)以及第六NMOS管(MN6)和第七NMOS管(MN7)；

第四NMOS管(MN4)的栅漏短接并连接第五NMOS管(MN5)的栅极和第三PMOS管(MP3)的漏极，第四NMOS管(MN4)的源极连接第五NMOS管(MN5)的漏极并作为所述V_CTAT发生器(1)的输出端连接V_PTAT发生器(2)的输入端即第七NMOS管(MN7)的源极；

第七NMOS管(MN7)的源极作为V_PTAT发生器(2)的输入端连接到V_CTAT发生器(1)的输出端，第七NMOS管(MN7)的漏极连接到第六NMOS管(MN6)的源极并且第六NMOS管(MN6)和第七NMOS管(MN7)的栅极连接，第六NMOS管(MN6)的栅极和漏极短接且与第四PMOS管(MP4)的漏极连接；

第七NMOS管(MN7)的漏极和第六NMOS管(MN6)的源极作为所述亚阈值基准电压产生电路的基准电压输出端；

第五NMOS管(MN5)的源极接地，第三PMOS管(MP3)和第四PMOS管(MP4)的源极接电源电压。

2.根据权利要求1所述的一种超低功耗低电压低温漂的亚阈值基准电压产生电路，其特征在于，所述启动电路包括第九NMOS管(MS2)、第十NMOS管(MS3)、第十一NMOS管(MS4)和第五PMOS管(MS1)和第六PMOS管(MC1)；

第九NMOS管(MS2)的栅极连接到第十NMOS管(MS3)的栅极且和第九NMOS管(MS2)的漏极短接，第十NMOS管(MS3)的漏极连接到第六PMOS管(MC1)的栅极和第十一NMOS管(MS4)的栅极，第十一NMOS管(MS4)的漏极连接第五PMOS管(MS1)的栅极，第十一NMOS管(MS4)的源极连接到第一NMOS管(MN1)的栅极和漏极并作为所述启动电路的输出端；

第九NMOS管(MS2)和第十NMOS管(MS3)的源极接地，第六PMOS管(MC1)的源极和漏极以及第五PMOS管(MS1)的源极接电源电压。

3.根据权利要求1所述的一种超低功耗低电压低温漂的亚阈值基准电压产生电路，其特征在于，所述的第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)和第四PMOS管(MP4)的宽长比相同，第六NMOS管(MN6)的宽长比为4：10，第七NMOS管(MN7)的宽长比为5：10，第四NMOS管(MN4)和第五NMOS管(MN5)的宽长比为6:10。

4.根据权利要求1至3任一项所述的一种超低功耗低电压低温漂的亚阈值基准电压产生电路，其特征在于，所述的第二NMOS管(MN2)和第五NMOS管(MN5)为标准电压是5.0V的NMOS管，其余所有MOS管的标准电压是1.8V。

5.根据权利要求1至3任一项所述的一种超低功耗低电压低温漂的亚阈值基准电压产生电路，其特征在于，所述的所有管子均工作在亚阈值区。