[发明专利]栅极驱动电路

权利要求书

1.一种栅极驱动电路，其特征在于,包括多个级联的栅极驱动单元，其中所述栅极驱动单元包括:

上拉控制单元，所述上拉控制单元连接第一节点、第二节点、第一时钟信号、扫描信号输出端、本级级传信号输出端及前级级传信号输出端，所述上拉控制单元包括：

第一晶体管，其栅极连接所述第一时钟信号，其源极连接所述前级级传信号输出端，其漏极连接所述第二节点；

第二晶体管，其栅极连接所述第一时钟信号，其源极连接所述第二节点，其漏极连接所述第一节点；以及

第三晶体管，其栅极连接所述本级级传信号输出端，其源极连接所述扫描信号输出端，其漏极连接所述第二节点；

下拉维持单元，所述下拉维持单元连接所述第一节点、所述第二节点、本级反馈信号输出端、下一级反馈信号输出端、所述扫描信号输出端、所述本级级传信号输出端、第一直流高电压、第一直流低电压及第二直流低电压，其中所述所述下拉维持单元包括：

第十晶体管，其栅极连接第三节点，其源极连接所述扫描信号输出端，其漏极连接所述第二直流低电压；

第十一晶体管，其栅极连接所述第三节点，其源极连接所述本级级传信号输出端，其漏极连接所述第一直流低电压；

第十二晶体管，其栅极连接所述第三节点，其源极连接所述本级反馈信号输出端，其漏极连接所述第一直流低电压；

第十三晶体管，其栅极连接所述第三节点，其源极连接所述第一节点，其漏极连接所述第二节点；

第十四晶体管，其栅极连接所述第三节点，其源极连接所述第二节点，其漏极连接所述第一直流低电压；

第十五晶体管，其栅极和源极连接所述第一直流高电压，其漏极连接所述第三节点；

第十六晶体管，其栅极和源极连接所述下一级反馈信号输出端，其漏极连接所述第三节点；以及

第十七晶体管，其栅极连接所述第一节点，其源极连接所述第三节点，其漏极连接所述第一直流低电压；

上拉单元，所述上拉单元连接所述第一节点、第二时钟信号及所述扫描信号输出端；

下传单元，所述下传单元连接所述第一节点、第二时钟信号、第二直流高电压、所述本级反馈信号输出端及所述本级级传信号输出端，其中所述下传单元包括：

第五晶体管，其栅极连接所述第一节点，其源极连接所述第二直流高电压，其漏极连接所述本级反馈信号输出端；以及

第六晶体管，其栅极连接所述第一节点，其源极连接所述第二时钟信号，其漏极连接所述本级级传信号输出端；

下拉单元，所述下拉单元连接所述第一节点、所述第二节点、所述扫描信号输出端、下一级级传信号输出端、所述第一直流低电压及所述第二直流低电压，其中所述下拉单元包括：

第七晶体管，其栅极连接所述下一级级传信号输出端，其源极连接所述扫描信号输出端，其漏极连接所述第二直流低电压；

第八晶体管，其栅极连接所述下一级级传信号输出端，其源极连接所述第一节点，其漏极连接所述第二节点；以及

第九晶体管，其栅极连接所述下一级级传信号输出端，其源极连接所述第二节点，其漏极连接所述第一直流低电压；以及

自举电容，其一端连接所述第一节点，且其另一端连接所述扫描信号输出端；

其中所述第二直流高电压大于所述第一直流高电压且大于所述第二时钟信号的高电位。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述第一时钟信号和所述第二时钟信号为具有相反波形的交流信号。

3.如权利要求1所述的栅极驱动电路，其特征在于，对于第一级的栅极驱动单元，所述第一晶体管的源极通过所述前级级传信号输出端接收触发信号。

4.如权利要求1所述的栅极驱动电路，其特征在于，所述上拉单元包括第四晶体管，其栅极连接所述第一节点，其源极连接所述第二时钟信号，其漏极连接所述扫描信号输出端。

5.如权利要求1所述的栅极驱动电路，其特征在于，所述第二直流低电压大于所述第一直流低电压。