[发明专利]用于减少的氧化物侵蚀的钨化学机械抛光

说明书

本发明涉及可用于含钨半导体器件的化学机械平面化(CMP)的浆料、方法和系统。使用具有添加剂以抵消钨抛光副产物导致的pH降低并保持pH4或更高的CMP浆料，可以大大减少密集金属(例如钨)结构的侵蚀。

相关申请的交叉引用

本申请要求2018年7月20日提交的美国临时申请62/700,948的优先权，其全部内容出于所有允许的目的通过引用并入本文。

技术领域

本发明涉及用于半导体器件，特别是含钨材料的化学机械抛光或平面化(CMP)的浆料(组合物或制剂)、系统和方法。

背景技术

集成电路通过使用众所周知的多层互联而进行互联。互联结构一般具有第一金属化层、互联层、第二金属化层及通常第三和后续的金属化层。层间介电材料例如二氧化硅和有时低k材料被用于使硅衬底或孔(well)中的不同金属化层电隔离。不同互联层之间的电连接通过使用金属化通道(vias)和特别是钨通道而实现。美国专利第4,789,648号描述了一种用于制备多个金属化层和金属化绝缘体膜中的通道的方法。以相似的方式，金属接触被用来在互联层与在孔中形成的器件之间形成电连接。金属通道和接触通常被钨填充，并通常采用粘附层(例如氮化钛(TiN)和/或钛)来将金属层(例如钨金属层)粘着于介电材料。

在一种半导体制造方法中，金属化通道或接触通过空白(blanket)钨沉积和随后的CMP步骤形成。在典型的方法中，将通孔经层间介电质(ILD)蚀刻至互联线或半导体衬底。然后，通常在ILD上形成薄粘附层如氮化钛和/或钛并导向至所蚀刻的通孔中。然后，钨膜空白沉积到粘附层上和通孔中。持续沉积直至通孔被钨填充。最后，通过CMP去除多余的钨以形成金属通道。

在另一种半导体制造方法中，钨因为其优于传统上用作栅电极材料的多晶硅的优异电特性而被用作晶体管中的栅电极材料，如A.Yagishita等，IEEE TRANSACTIONS ONELECTRON DEVICES,Vol.47,No.5，2000年5月所教导的。

在典型的CMP方法中，衬底与旋转抛光垫直接接触。载体对衬底背侧施加压力。在抛光过程期间，旋转垫和台，同时维持对衬底背部的下向力。常称为抛光“浆料”、抛光“组合物”或抛光“制剂”的磨料和化学反应性溶液在抛光期间沉积在垫上，在该情况下垫相对于晶片的旋转和/或运动将所述浆料带到抛光垫与衬底表面之间的空间中。浆料通过与正在被抛光的膜发生化学反应而开始抛光过程。随着浆料被提供到晶片/垫界面，通过垫相对于衬底的旋转运动促进抛光过程。抛光以这种方式持续直至绝缘体上期望的膜被去除。CMP中钨的去除据信是因为机械磨损与钨氧化及随后溶解之间的协同作用。

在CMP中，特别是在金属(例如钨)应用中经常遭遇的问题之一是钨线的凹陷和金属线阵列的侵蚀。需要配制钨CMP浆料以使得可以最小化侵蚀，从而满足对于功能性器件至关重要的某些设计目标。

仍然有着对于可以在抛光中减少侵蚀，同时维持期望去除速率的新型CMP浆料的需要。

发明内容

本发明涉及CMP浆料(组合物或制剂，其可互换使用)、使用该CMP浆料以在半导体器件或衬底的抛光中减少凹陷而同时维持期望去除速率的系统和方法。更具体地，本发明涉及CMP浆料、使用该CMP浆料以在含钨半导体器件或衬底的抛光中减少侵蚀而同时维持期望去除速率的系统和方法。

用于抛光钨表面的CMP浆料包含磨料、一种或多种氧化剂和侵蚀减少剂，在将0.0001重量％至2重量％的钨(W)添加到浆料中之后，浆料的pH在2和14之间，优选在4和12之间，更优选在6和11之间。钨(W)可以是W粉、钨化合物或钨抛光副产物。重量百分比是相对于抛光浆料。在将W添加到浆料中之后，pH是测试的稳定pH。

例如，在室温下以0.5克钨粉与100克抛光浆料的比率将0.5克钨粉溶解在100克抛光浆料中。在添加钨粉后1小时测量的稳定pH在2至14之间，优选在4至12之间，更优选在6至11之间。