[发明专利]一种基于双极工艺的具有超低失调电压的集成电路

权利要求书

1.一种基于双极工艺的具有超低失调电压的集成电路，其特征在于，包括双转单单元电路、双转单匹配电路、双转单输出级电路、基极电流补偿电路；所述双转单匹配电路与所述双转单单元电路相连，所述双转单输出级电路与所述双转单单元电路的输出端相连，所述基极电流补偿电路与双转单匹配电路的非输出端相连；

所述双转单单元电路包括同类型PNP管Q1、Q2，同类型NPN管Q3、Q4，同类型电阻R1、R2、R3、R4；

所述双转单匹配电路包括与Q1同类型PNP管Q5、Q6、Q7、Q8，与R1同类型电阻R5，直流电流源Idc1；

所述双转单输出级电路包括与Q3同类型NPN管Q9，与R1同类型电阻R6；

所述基极电流补偿电路包括与Q3同类型NPN管Q10、Q11；

所述直流电流源Idc1输出端与电阻R1一端、R2一端、R5一端、NPN管Q11基极相连，同时电阻R1另一端与PNP管Q5发射极相连、电阻R2另一端与PNP管Q6发射极相连、电阻R5另一端与PNP管Q8发射极相连；所述PNP管Q5基极与PNP管Q6基极、PNP管Q6集电极、PNP管Q2发射极相连；所述PNP管Q5集电极与PNP管Q1发射极、NPN管Q10基极相连；所述PNP管Q1基极与PNP管Q1集电极、PNP管Q2基极、NPN管Q3集电极相连；所述NPN管Q3基极与NPN管Q4基极相连，为偏置电压端；所述NPN管Q4集电极与PNP管Q2集电极、PNP管Q7基极、NPN管Q9基极相连；所述NPN管Q3发射极与电阻R3一端相连为信号输入端，所述NPN管Q4发射极与电阻R4一端相连为信号输入端；所述电阻R3另一端、R4另一端、R6一端、PNP管Q7集电极、PNP管Q8集电极相连至负电源；所述PNP管Q8基极与PNP管Q7发射极相连；所述NPN管Q11集电极与正电源相连；所述NPN管Q11发射极与NPN管Q10集电极相连；所述NPN管Q10发射极与NPN管Q9集电极相连；所述NPN管Q9发射极与电阻R6另一端相连为信号输出端。

2.一种基于双极工艺的具有超低失调电压的集成电路，其特征在于，包括双转单单元电路、双转单匹配电路、双转单输出级电路、基极电流补偿电路，所述基极电流补偿电路还增加了基极电流采集电路；所述双转单匹配电路与所述双转单单元电路相连，所述双转单输出级电路与所述双转单单元电路的输出端相连，所述基极电流补偿电路与双转单匹配电路的非输出端相连；

所述双转单单元电路包括同类型PNP管Q1、Q2，同类型NPN管Q3、Q4，同类型电阻R1、R2、R3、R4；

所述双转单匹配电路包括与Q1同类型PNP管Q5、Q6、Q7、Q8，与R1同类型电阻R5，直流电流源Idc1；

所述双转单输出级电路包括与Q3同类型NPN管Q9，与R1同类型电阻R6；

所述基极电流补偿电路包括与Q3同类型NPN管Q10、Q11；

所述基极电流采集电路包括与Q1同类型PNP管Q12、Q14、Q15，直流电流源Idc2；

所述直流电流源Idc1输出端与电阻R1一端、R2一端、R5一端相连；所述直流电流源Idc2输出端与PNP管Q12发射极、PNP管Q14发射极、PNP管Q15发射极相连；所述电阻R1另一端与PNP管Q5发射极相连、电阻R2另一端与PNP管Q6发射极相连、电阻R5另一端与PNP管Q8发射极、PNP管Q15基极相连；所述PNP管Q5基极与PNP管Q6基极、PNP管Q6集电极、PNP管Q2发射极相连；所述PNP管Q5集电极与PNP管Q1发射极、NPN管Q10基极相连；所述PNP管Q1基极与PNP管Q1集电极、PNP管Q2基极、NPN管Q3集电极相连；所述NPN管Q3基极与NPN管Q4基极相连，为偏置电压端；所述NPN管Q4集电极与PNP管Q2集电极、PNP管Q7基极、NPN管Q9基极相连；所述NPN管Q3发射极与电阻R3一端相连为信号输入端，所述NPN管Q4发射极与电阻R4一端相连为信号输入端；所述电阻R3另一端、R4另一端、R6一端、PNP管Q7集电极、PNP管Q8集电极、PNP管Q15集电极相连至负电源；所述PNP管Q8基极与PNP管Q7发射极、PNP管Q14集电极相连；所述NPN管Q11集电极与正电源相连；所述NPN管Q11基极与PNP管Q12集电极、PNP管Q12基极、PNP管Q14基极相连；所述NPN管Q11发射极与NPN管Q10集电极相连；所述NPN管Q10发射极与NPN管Q9集电极相连；所述NPN管Q9发射极与电阻R6另一端相连为信号输出端。

3.一种基于双极工艺的具有超低失调电压的集成电路，其特征在于，包括双转单单元电路、双转单匹配电路、双转单输出级电路、基极电流补偿电路、电流负载补偿电路，所述基极电流补偿电路还增加了基极电流采集电路；所述双转单匹配电路与所述双转单单元电路相连，所述双转单输出级电路与所述双转单单元电路的输出端相连，所述基极电流补偿电路与双转单匹配电路的非输出端相连，所述电流负载补偿电路与双转单匹配电路、基极电流补偿电路相连，通过设计芯片内部晶体管之间发射极面积的比例，实现所述电流负载补偿电路与所述基极电流补偿电路的电流比例，从而补偿双转单匹配电路系统的匹配失调；

所述双转单单元电路包括同类型PNP管Q1、Q2，同类型NPN管Q3、Q4，同类型电阻R1、R2、R3、R4；

所述双转单匹配电路包括与Q1同类型PNP管Q5、Q6、Q7、Q8，与R1同类型电阻R5，直流电流源Idc1；

所述双转单输出级电路包括与Q3同类型NPN管Q9，与R1同类型电阻R6；

所述基极电流补偿电路包括与Q3同类型NPN管Q10、Q11；

所述基极电流采集电路包括与Q1同类型PNP管Q12、Q14、Q15，直流电流源Idc2；

所述电流负载补偿电路包括与Q1同类型PNP管Q13；

所述直流电流源Idc1输出端与电阻R1一端、R2一端、R5一端、PNP管Q13集电级相连；所述直流电流源Idc2输出端与PNP管Q12发射极、PNP管Q13发射极、PNP管Q14发射极、PNP管Q15发射极相连；所述电阻R1另一端与PNP管Q5发射极相连、电阻R2另一端与PNP管Q6发射极相连、电阻R5另一端与PNP管Q8发射极、PNP管Q15集电极相连；所述PNP管Q5基极与PNP管Q6基极、PNP管Q6集电极相连；所述PNP管Q5集电极与PNP管Q1发射极、NPN管Q10基极相连；所述PNP管Q1基极与PNP管Q1集电极、PNP管Q2基极、NPN管Q3集电极相连；所述NPN管Q3基极与NPN管Q4基极相连，为偏置电压端；所述NPN管Q4集电极与PNP管Q2集电极、PNP管Q7基极、NPN管Q9基极相连；所述NPN管Q3发射极与电阻R3一端相连为信号输入端，所述NPN管Q4发射极与电阻R4一端相连为信号输入端；所述电阻R3另一端、R4另一端、R6一端、PNP管Q7集电极、PNP管Q8集电极、PNP管Q15集电极相连至负电源；所述PNP管Q8基极与PNP管Q7发射极、PNP管Q14集电极相连；所述NPN管Q11集电极与正电源相连；所述NPN管Q11基极与PNP管Q12集电极、PNP管Q12基极、PNP管Q13基极、PNP管Q14基极相连；所述NPN管Q11发射极与NPN管Q10集电极相连；所述NPN管Q10发射极与NPN管Q9集电极相连；所述NPN管Q9发射极与电阻R6另一端相连为信号输出端。