[发明专利]存储器装置及其控制方法

说明书

本发明提供一种存储器装置及其控制方法，其中存储器装置包括一存储器阵列以及一频率‑电压转换器。该存储器阵列由多个存储单元排列而成，其中同一列中的多个存储单元的栅极彼此相耦接并共同连接至一字线。该频率‑电压转换器耦接于该字线与该存储器装置外部的一时钟信号源之间，接收该时钟信号，并且依据该时钟信号的频率高低，对应地输出不同的电压至该字线。当时钟信号的频率较低时，可对应地降低字线的电压，用以减少存储单元电流以及读出放大器的检测速度，达成在串列时钟低频时的省电功效。

技术领域

本发明是关于一种存储器装置，特别是有关于一种字线电压可调整式的存储器装置及其控制方法。

背景技术

串列周边介面(Serial Peripheral Interface：SPI)快闪存储器内所储存的数据是通过一串列时钟(Serial Clock)而可被同步地读出。如图1所示，当存储器100内的一存储单元(memory cell)104需要被读取时，字线106的电压被设定为高电平，存储单元104被导通因而产生一存储单元电流(I_cell)，该存储单元电流(I_cell)流经负载1而在节点a产生一电压V1。同时，一参考电流(I_ref)流经负载2而在节点b产生一电压V2。通过一读出放大器(sense amplifier)108比较电压V1和电压V2的大小，来判定存储单元104内所储存的位为逻辑高电平或逻辑低电平。

一般来说，SPI快闪存储器(flash)的读取需与串列时钟同步，当串列时钟的频率增加时，读出放大器108的感应速率也需要同步提高。

读出放大器108的感测速率取决于存储单元电流I_cell，当存储单元电流I_cell越大，则读出放大器108的检测速度即越快。存储单元电流I_cell的大小是取决于字线106的电压大小。当字线106的电压越大，则该存储单元电流I_cell越大。换句话说，当字线106的电压越大，读出放大器108的检测速度亦越快。

然而，当存储单元电流I_cell越大，存储器100的总电流消耗也越大，不利适用于存储器低耗能的趋势。

发明内容

依据本发明一实施例的存储器装置，包括一存储器阵列、一时钟信号源，以及一频率-电压转换器。该存储器阵列由多个存储单元(memory cell)排列而成，其中同一列(row)中的多个存储单元的栅极彼此相耦接并共同连接至一字线(word line)。该时钟信号源提供一时钟信号。该频率-电压转换器耦接于该字线与该时钟信号源之间，接收该时钟信号，并且依据该时钟信号的频率高低，对应地输出不同的电压至该字线。

依据本发明一实施例的记忆装置的控制方法，该存储器装置包括一存储器阵列、一时钟信号源，以及一频率-电压转换器；其中，该存储器阵列是由多个存储单元排列而成，其中同一列中的多个存储单元的栅极彼此相耦接并共同连接至一字线；该频率-电压转换器耦接于该字线与该时钟信号源之间；该控制方法包括：该时钟信号源提供一时钟信号；该频率-电压转换器接收该时钟信号，并且依据该时钟信号的频率高低，对应地输出不同的电压至该字线。

通过本发明，当时钟信号的频率较低时，可对应地降低字线的电压，用以减少存储单元电流以及读出放大器的检测速度，达成在串列时钟低频时的省电功效。

附图说明

以下将配合所附图式详述本发明的实施例。应注意的是，依据产业上的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小器件的尺寸，以清楚地表现出本发明的特征。

图1为存储器的示意图；

图2为本发明实施例的存储器装置的方块图；

图3为本发明实施例的频率-电压转换器的方块图；

图4为本发明实施例的存储器装置操作方法的流程图。

附图标记：