[发明专利]正交信号产生

说明书

本申请案涉及正交信号产生。提供用于正交信号产生的设备和方法。实例包含正交信号产生器。所述正交信号产生器配置成基于所接收的差分信号而在与所述所接收的差分信号的频率相同的频率下产生多个正交时钟信号。所述正交信号产生器还配置成将所述多个正交时钟信号提供到存储器系统。

技术领域

本公开大体上涉及一种存储器，且更确切地说，涉及用于正交信号产生的设备和方法。

背景技术

数字和混合数字模拟电路通常基于可由主时钟产生的计时时钟而操作。可使用时钟产生器(如可编程锁相回路(phase-locked loop；PLL)和相关的控制和/或信号塑形电路)来产生这些计时时钟。提供到电子系统组件的计时时钟的特征会影响各种系统参数。举例来说，在存储器系统中，如存储器接口带宽的参数可取决于如时钟频率的特征。

发明内容

正交信号产生可称作“IQ”信号产生，已经用于例如各种射频(radio frequency；RF)应用(如前端信号处理)中。举例来说，正交信号产生也可对用于存储器系统(如双数据速率(double data rate；DDR)存储器系统)的时钟系统有用，从而改良接口带宽。然而，各种正交信号产生方法可具有缺点，如增大存储器系统的大小、增加电力消耗和/或增加时钟信号的噪声，以及其它缺点。举例来说，在一些方法中，二分频电路连同振荡器在两倍的所需本地振荡器(local oscillator；LO)频率下已用以产生正交信号。因此，使用二分频电路连同PLL可要求PLL的操作频率是所需正交信号频率的至少两倍，这可引起高相位噪声、增大的功耗和增大的面积。替代地，PLL可与两个耦合的本地振荡器一起使用。然而，使用两个振荡器可要求较大电感器面积(例如，比不使用本地振荡器的情况大两倍)，这可引起相位噪声和/或与信号调谐和精确性相关联的难题。

相反地，本公开的实施例可包含提供在与由时钟产生器(例如，PLL)产生的那些信号的频率相同的频率下产生的正交时钟信号，同时提供在宽带频率范围(例如，2.5吉兆赫(GHz)到5GHz)中操作的正交信号，从而符合当前技术水平的电路和系统(如DDR存储器系统)的高带宽要求。

在一个方面中，本申请提供一种用于执行存储器操作的设备，其包括正交信号产生器104、204，所述正交信号产生器配置成：基于具有非正弦波形的所接收的差分信号103、203而在与所接收的差分信号103、203的频率相同的频率下产生多个正交信号559；将多个正交信号559转换成正弦波形以产生多个正交时钟信号105、205；且将多个正交时钟信号105、205提供到存储器系统。

在另一方面中，本申请提供一种用于产生正交时钟信号105、205的正交信号产生器104、204，其包括：输入信道，其配置成从时钟产生器102接收具有非正弦波形的差分信号103、203，其中正交信号产生器104、204配置成将所接收的差分信号103、203转换成正弦波形；和多相滤波器555，其配置成：接收具有所转换的正弦波形的差分信号103、203；且产生具有正弦波形的多个正交信号559。

在另一方面中，本申请提供一种用于执行存储器操作的方法，其包括：在正交信号产生器104、204的多相滤波器555处在与从时钟产生器102接收的差分信号103、203的频率相同的频率下产生具有正弦波形的多个正交信号559；将在多相滤波器555处产生的多个正交信号559转换成非正弦波形；和基于具有所转换的非正弦波形的多个正交信号559而产生具有非正弦波形的多个正交时钟信号105、205。

附图说明

图1是根据本公开的数个实施例的包含时钟系统的系统的框图。

图2示出根据本公开的数个实施例的正交信号产生器。

图3示出根据本公开的数个实施例的正交信号产生器的实例占空比调整器。

图4示出根据本公开的数个实施例的正交信号产生器的实例平滑化滤波器的一部分。