[发明专利]用于非易失静态随机存取存储器架构的扩展写入模式

说明书

本公开涉及用于非易失静态随机存取存储器架构的扩展写入模式。本文中公开了一种方法，其中每个易失性存储器单元具有与其相关联的至少一个非易失性存储器单元。该方法包括步骤：a)接收包括至少一个地址和要写入该至少一个地址的至少一个数据字的非易失性写入指令，b)在至少一个地址处将至少一个数据字写入字的易失性存储器单元，以及c)通过个体地寻址用于非易失性写入的这些非易失性存储器单元，但是不从其他易失性存储器单元向其相关联的非易失性存储器单元写入数据，因为这些非易失性存储器单元未被寻址，从而将来自在步骤b)期间写入的易失性存储器单元的数据写入与这些易失性存储器单元相关联的非易失性存储器单元。

技术领域

本公开涉及非易失性静态随机存取存储器(NVSRAM)架构的领域，该架构具有允许对个体字进行非易失性写入(存储)操作的字级开关，并且特别是用于这种NVSRAM架构的扩展的非易失性写入模式。

背景技术

目前计算机中使用两种主要类型的存储器设备，即“非易失性”和“易失性”存储器设备。名称“非易失性”来自如下事实：即，非易失性存储器设备保持其中存储的数据，即使在移除或暂时丢失电源时也是如此。因此，名称“易失性”来自如下事实：即，当移除或暂时丢失电源时，易失性存储器设备不保持存储在其中的数据。

常见的非易失性存储器设备包括只读存储器(ROM)设备、EPROM(可擦除可编程ROM)设备、EEPROM(电可擦除可编程ROM)设备和闪存RAM设备。常见的易失性存储器设备包括动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)设备。易失性存储器设备广泛用于临时数据存储，诸如在数据操纵期间，因为可以快速且容易地执行将数据写入这些设备或从这些设备读取数据。然而，这些易失性存储器设备的缺点在于，它们需要持续施加电源，并且在DRAM的情况下需要数据刷新信号，以保持存储在存储器单元中的数据。一旦供应给设备的电源中断，存储在易失性存储器单元中的数据就会丢失。

非易失性存储器设备遭受由程序和擦除操作的重复循环引起的耐久性问题以及比易失性存储器设备更慢的访问速度。SRAM器件具有快速数据存取速度和长寿命，因此适用于计算机系统。但是，由于SRAM是易失性存储设备，如果电源中断，则所存储的存储数据将丢失。因此，在电源故障的情况下，公认需要用非易失性存储器备份存储在SRAM存储器中的信息。

因此，开发了非易失性静态随机存取存储器(NVSRAM)，其将每个SRAM单元与两个EEPROM单元配对，以便产生能够在断电的情况下快速存储SRAM单元的内容并且然后在电源恢复时取回这些内容的器件。每个EEPROM单元由浮栅晶体管组成，该浮栅晶体管在其浮栅上放置有电荷以修改该浮栅晶体管的电压阈值VT，并且该电荷指示保留在该EEPROM单元中的二进制数据的状态。

EEPROM和NVSRAM存储器都有明显的缺点。对于EEPROM，虽然存储操作的最小粒度是一个字节，但存储操作的最大粒度是一个页面，这是一行——这表示一次只能写入一个字线。因此，为了将多于一行的数据存储到EEPROM中，必须在每行上顺序执行存储，直到要写入的数据完成。由于EEPROM上的存储操作可能仅将数据存储到单个相同页面(行)，因此将超过一页(行)的数据量存储到EEPROM需要多次这样的操作，这是耗时的并且消耗过多的功率。

NVSRAM的一个优点在于，它可以将其所有SRAM单元的内容并行存储到相应EEPROM单元，从而使大量数据的存储操作快速运行。然而，这也是一个相当大的缺点，因为传统的NVSRAM仅被布置为将其所有SRAM单元的内容并行存储到相应EEPROM单元，并且如果需要存储少于所有EEPROM单元，则不能执行。其原因如图1所示，可以看出，每个NVSRAM单元10接收相同的电源线PS和相同的控制栅极线CGL，当对EEPROM单元执行存储操作时，这两者都被操纵。另外，每行NVSRAM单元10接收该行的相应字线WL。

由于不仅需要能够在少于所有EEPROM单元上执行存储操作的NVSRAM单元，而且为了使这种能力具有支持其可能的操作的操作码，需要进一步开发NVSRAm技术。