[发明专利]三维存储器的制造方法以及三维存储器

权利要求书

1.一种三维存储器的制造方法，该制造方法包括：

提供半导体结构，所述半导体结构具有衬底、位于所述衬底中的经掺杂的阱区、位于所述阱区上的停止层以及所述停止层上的牺牲层、位于所述牺牲层上的堆叠层以及垂直穿过所述堆叠层的沟道结构，其中所述阱区与所述衬底接触，所述沟道结构到达所述阱区且具有沟道层；

形成垂直穿过所述堆叠层而到达所述牺牲层的栅线隙；

去除所述牺牲层，露出所述沟道结构在所述牺牲层的部分的侧壁；

去除所述沟道结构在所述牺牲层的部分侧壁厚度，露出所述沟道层的一部分，并形成穿过所述停止层到达所述阱区的连接槽；以及

在所述连接槽中形成连接层，所述连接层包围在一部分所述露出的沟道层的外面，所述连接层将所述沟道层与所述阱区电性连接。

2.如权利要求1所述的制造方法，其特征在于，在所述连接槽中形成连接层的步骤包括：在所述连接槽中选择性外延生长单晶硅形成连接层。

3.如权利要求1所述的制造方法，其特征在于，在所述连接槽中形成连接层的步骤包括：在所述连接槽中沉积多晶硅形成连接层。

4.如权利要求1所述的制造方法，其特征在于，去除所述沟道结构在所述牺牲层的部分侧壁厚度至所述沟道结构的底面。

5.如权利要求1或4所述的制造方法，其特征在于，在所述连接槽中形成连接层至所述连接层的顶面与所述停止层的顶面齐平。

6.如权利要求1所述的制造方法，其特征在于，所述沟道层露出的部分为圆柱面。

7.如权利要求1所述的制造方法，其特征在于，还包括：

在所述停止层上形成底部选择栅，并在所述阱区上形成接触区；以及

在所述栅线隙中形成阵列共源极，所述阵列共源极穿过所述底部选择栅接触所述接触区。

8.如权利要求1所述的制造方法，其特征在于，所述堆叠层包括一个堆栈或多个堆叠的堆栈。

9.如权利要求1所述的制造方法，其特征在于，所述阱区为P型掺杂。

10.一种三维存储器，该三维存储器包括：

衬底；

经掺杂的阱区，位于所述衬底中，所述阱区与所述衬底接触；

位于所述阱区上的堆叠层，所述堆叠层包括间隔的栅极层；

垂直穿过所述堆叠层且到达所述阱区的沟道结构，所述沟道结构包括沟道层，其中所述沟道层位于所述阱区的部分从所述沟道结构的侧面露出；

连接层，所述连接层包围在一部分所述露出的沟道层的外面，并电性连接所述侧面露出的沟道层与所述阱区。

11.如权利要求10所述的三维存储器，其特征在于，所述连接层为选择性外延生长单晶硅。

12.如权利要求10所述的三维存储器，其特征在于，所述连接层为多晶硅。

13.如权利要求10所述的三维存储器，其特征在于，所述连接层的底面与所述沟道结构的底面齐平。

14.如权利要求10或13所述的三维存储器，其特征在于，还包括位于阱区上的停止层，所述连接层的顶面与所述停止层的顶面齐平。

15.如权利要求10所述的三维存储器，其特征在于，所述沟道层露出的部分为圆柱面。

16.如权利要求14所述的三维存储器，其特征在于，还包括位于所述停止层上的底部选择栅，垂直穿过所述底部选择栅与所述阱区电性连接的阵列共源极，其中所述阵列共源极与所述阱区之间设有接触区。