[发明专利]采样延时控制装置及变流器谐振抑制控制系统

权利要求书

1.一种采样延时控制装置，其特征在于，包括：

FPGA和CPU；

FPGA内置时钟产生触发信号和数据更新信号，触发信号与数据更新信号周期相同，周期长度根据延时长度预定，且数据更新信号超前于所述触发信号；所述数据更新信号产生时，将采样数据存储到RAM中；所述触发信号用于发送给CPU；

CPU接收到所述触发信号后，读取RAM中的采样数据，并根据采样延时的需求，将对应延时下的采样数据进行输出；

CPU接收到所述触发信号后，首先置读取标志位，使RAM仅接受读操作，读取RAM中的采样数据，然后置写入标志位，使RAM仅接受写操作。

2.根据权利要求1所述的采样延时控制装置，其特征在于，所述CPU为DSP。

3.根据权利要求2所述的采样延时控制装置，其特征在于，所述触发信号为DSP的外部中断信号。

4.根据权利要求2所述的采样延时控制装置，其特征在于，所述DSP读取RAM中的采样数据后，更新当前周期、前一个周期、…、前n个周期的采样数据。

5.根据权利要求1所述的采样延时控制装置，其特征在于，所述FPGA连接AD转换器。

6.根据权利要求1所述的采样延时控制装置，其特征在于，所述RAM为双口RAM。

7.一种变流器谐振抑制控制系统，包括采样延时控制装置，其特征在于，所述采样延时控制装置包括：

FPGA和CPU；

FPGA内置时钟产生触发信号和数据更新信号，触发信号与数据更新信号周期相同，周期长度根据延时长度预定，且数据更新信号超前于所述触发信号；所述数据更新信号产生时，将电容电压采样数据存储到RAM中；所述触发信号用于发送给CPU；

CPU接收到所述触发信号后，读取RAM中的电容电压采样数据；将读取的电容电压采样数据根据采样延时的需求，将对应延时下的采样数据上传用于谐振抑制的控制；

CPU接收到所述触发信号后，首先置读取标志位，使RAM仅接受读操作，读取RAM中的电容电压采样数据，然后置写入标志位，使RAM仅接受写操作。

8.根据权利要求7所述的变流器谐振抑制控制系统，其特征在于，所述CPU为DSP。