[发明专利]第零层层间膜的制造方法

说明书

本发明公开了一种第零层层间膜的制造方法，包括步骤：步骤一、在半导体衬底表面形成第一栅极结构；各第一栅极结构之间的区域为间隔区；形成侧墙和形成由氮化膜组成的接触孔刻蚀停止层；步骤二、生长第零层层间膜；步骤三、进行第一次选择性化学机械研磨对第零层层间膜进行研磨并停止在侧墙的顶部表面的接触孔刻蚀停止层上；步骤四、进行第二次非选择性化学机械研磨对氧化膜和氮化膜同时进行研磨并停止在多晶硅栅的顶部表面的接触孔刻蚀停止层上；步骤五、进行第三次选择性刻蚀将多晶硅栅的顶部表面剩余的接触孔刻蚀停止层去除。本发明能消除第零层层间膜的蝶形缺陷，提高产品良率。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种第零层层间膜的制造方法。

背景技术

现行先进逻辑芯片工艺中，同一半导体衬底晶圆上集成有多个器件单元，器件单元的栅极结构中包括多晶硅栅，各多晶硅栅的间距不会完全相同，而是具有多种间距值，多晶硅栅的之间的间隔区中往往需要采用第零层层间膜(ILD0)来填充。第零层层间膜生长完成时还会延伸到间隔区外的多晶硅栅的顶部区域，之后需要采用化学机械研磨(CMP)工艺将间隔区外的多晶硅栅顶部区域的第零层层间膜去除以及将间隔区的第零层层间膜研磨至和多晶硅栅的顶部表面相平。

如图1A至图1E所示，是现有第零层层间膜的制造方法各步骤中的器件结构图，现有第零层层间膜的制造方法包括如下步骤：

步骤一、如图1A所示，提供一半导体衬底101，在所述半导体衬底101表面形成多个由栅介质层和多晶硅栅103叠加而成的第一栅极结构；各所述第一栅极结构之间的区域为间隔区205。

在所述第一栅极结构的侧面形成侧墙104，所述侧墙104的顶部表面高于所述多晶硅栅103的顶部表面。

形成由氮化膜组成的接触孔刻蚀停止层105，所述接触孔刻蚀停止层105覆盖在所述第一栅极结构的顶部的所述多晶硅栅103表面、所述侧墙104的顶部表面和内外侧面以及所述间隔区205的所述半导体衬底101表面。由图1A所示可知，所述侧墙104的内外侧面中的内侧面是指延伸到所述多晶硅栅103的顶部之上的所述侧墙104的靠近所述多晶硅栅103一侧的侧面，所述侧墙104的内外侧面中的外侧面是指所述侧墙104的远离所述多晶硅栅103一侧的侧面。

通常，形成所述第一栅极结构的分步骤包括：

步骤11、在所述半导体衬底101表面依次形成所述栅介质层(未显示)和所述多晶硅栅103。

所述半导体衬底101为硅衬底。

所述栅介质层的材料为氧化层；或者，所述栅介质层的材料采用高介电常数材料。

步骤12、在所述多晶硅栅103的表面形成硬质掩模层(未显示)。所述硬质掩模层的材料包括氧化层或氮化膜。

步骤13、进行光刻刻蚀形成多个所述第一栅极结构，所述第一栅极结构的所述多晶硅栅103的顶部还叠加有所述硬质掩模层。

形成所述第一栅极结构的分步骤还包括：

所述侧墙104的材料包括氧化层或氮化膜。在所述第一栅极结构的侧面形成所述侧墙104之后，还包括去除所述多晶硅栅103顶部的所述硬质掩模层的步骤，使所述侧墙104的顶部表面高于所述多晶硅栅103的顶部表面。