[发明专利]半导体结构的形成方法

说明书

本发明涉及半导体器件制造领域，公开了一种半导体机构的形成方法，包括：提供鳍部以及横跨鳍部设置的栅极结构；形成覆盖栅极结构的图形化层，图形化层沿鳍部的延伸方向的中央具有心轴区；在未被栅极结构覆盖的鳍部的两侧形成具有第一深度的第一开口部；去除心轴区的图形化层，并以图形化层为掩膜，刻蚀栅极结构和鳍部，在鳍部的中央形成具有第二深度的第二开口部；在第一开口部和第二开口部内形成外延层。本发明提供的半导体结构的形成方法，能够增大沟道应力、抑制短沟道效应，提高半导体结构的综合性能。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展，集成电路的特征尺寸逐渐减小，相应地，金属-氧化物半导体场效应管的沟道长度也随之不断减小。伴随着沟道长度的不断减小，也带来了一系列问题，其中最为显著的就是短沟道效应。

通常来说，短沟道效应包括：影响阈值电压、迁移率场相关效应及载流子速度饱和效应、影响器件寿命的热载流子效应、亚阈特性退化。为了适应特征尺寸的减小，半导体工艺逐渐从平面的金属-氧化物半导体场效应管向立体的场效应管过渡，如鳍式场效应管。在鳍式场效应管中，栅极结构可以从多侧对沟道进行控制，能够较好地抑制短沟道效应。

然而，现有的鳍式场效应管采用的抬高源漏工艺均在相同深度的开口中生长源漏外延结构，获得的源漏外延结构虽然能够对鳍式场效应管器件施加沟道应力，但对于短沟道效应的抑制能力有限。

发明内容

本发明所要解决的技术问题是通过简单高效的工艺过程，形成对于短沟道效应有更好抑制作用的半导体结构，特别是提供一种能够制作不同深度的源漏外延结构的工艺方法。

鉴于现有技术的上述问题，本发明提供了一种半导体结构的形成方法，包括：提供鳍部以及横跨鳍部设置的栅极结构；形成覆盖栅极结构的图形化层，图形化层沿鳍部的延伸方向的中央具有心轴区；在未被栅极结构覆盖的鳍部的两侧形成具有第一深度的第一开口部；去除心轴区的图形化层，并以图形化层为掩膜，刻蚀栅极结构和鳍部，在鳍部的中央形成具有第二深度的第二开口部；在第一开口部和第二开口部内形成外延层。

通过以上过程，本发明能够简单高效地制作出深度变化的供源区和漏区外延层生长的开口部，以加强源漏之间的沟道应力，抑制短沟道效应。

优选地，第一深度不同于第二深度。

更加优选地，半导体结构的形成方法还包括：形成互连结构，

若第一深度小于第二深度，将第一开口部内的外延层作为漏区，将第二开口部内的外延层作为源区；

若第一深度大于第二深度，将第一开口部内的外延层作为源区，将第二开口部内的外延层作为漏区。

将第一开口部和第二开口部中较深的作为源区能够增强沟道应力，减小源漏区寄生电阻，因此能够增强沟道应力，抑制短沟道效应。

另外，优选地，形成覆盖所述栅极结构的图形化层的步骤包括：在栅极结构顶部表面形成心轴区膜层；图案化心轴区膜层，形成心轴区；形成覆盖心轴区侧壁及顶部的外围区膜层；平坦化外围区膜层，使心轴区顶部表面露出；刻蚀外围区膜层，形成覆盖心轴区沿鳍部延伸方向两侧侧壁的第一外围区和第二外围区。

另外，优选地，栅极结构为伪栅极结构。

更加优选地，所述伪栅极结构包括伪栅介质层和伪栅电极层，在以所述图形化层为掩膜，刻蚀所述栅极结构和所述鳍部时，刻蚀所述伪栅电极层，保留至少一部分所述伪栅介质层。

另外，优选地，所述形成方法还包括：

形成覆盖所述栅极结构的侧壁以及所述图形化层的侧壁的第一侧壁层。

另外，优选地，所述形成方法还包括形成覆盖所述第一开口部的保护层。