[发明专利]半导体元件的制造方法在审
| 申请号： | 201910671535.4 | 申请日： | 2019-07-24 |
| 公开（公告）号： | CN111128733A | 公开（公告）日： | 2020-05-08 |
| 发明（设计）人： | 赖柏宇;李凯璿;李威养;杨丰诚;陈燕铭 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/8238 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 元件 制造 方法 | ||
一种半导体元件的制造方法包括以下步骤。在半导体基板上方形成栅极堆叠。在栅极堆叠的侧壁上形成第一间隔层。在第一间隔层上方形成牺牲间隔膜。在半导体基板上形成磊晶结构。在牺牲间隔膜上执行蚀刻制程以在第一间隔层与磊晶结构之间形成间隙。牺牲间隔膜的外部具有与在执行蚀刻制程之后牺牲间隔膜的内部相比较高的最顶端。方法进一步包括形成第二间隔层以密封在磊晶结构与第一间隔层之间的间隙。
技术领域
本揭露是关于半导体元件的制造方法。
背景技术
半导体集成电路材料及设计的技术进展已产生数代半导体集成电路，其中与前代相比，每代具有更小且更复杂的电路。在半导体集成电路发展过程中，功能密度(亦即，单位晶片面积互连装置的数量)大体已增加而几何大小(亦即，可以使用制造制程产生的最小部件(或接线))已减小。此缩小过程通常通过增加生产效率并降低相关成本来提供益处。
发明内容
在一些实施例中，一种半导体元件的制造方法，包括以下步骤。在半导体基板上方形成栅极堆叠。在栅极堆叠的侧壁上形成第一间隔层。在第一间隔层上方形成牺牲间隔膜，牺牲间隔膜具有最远离第一间隔层的外部以及最靠近第一间隔层的内部。在半导体基板上形成磊晶结构。在牺牲间隔膜上执行蚀刻制程以在第一间隔层与磊晶结构之间形成间隙，在蚀刻制程中的牺牲间隔膜的外部的蚀刻速率与在蚀刻制程中的牺牲间隔膜的内部的蚀刻速率相比较慢。形成第二间隔层以密封间隙。
附图说明
当结合随附附图阅读时，自以下详细描述将很好地理解本揭露的态样。应注意，根据工业中的标准实务，各个特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小各个特征的尺寸。
图1、图2及图3A绘示根据一些实施例的晶体管形成中的中间阶段的透视图；
图3B至图15绘示根据一些实施例的晶体管形成中的中间阶段的横截面图；
图16A及图16B绘示根据一些实施例的用于形成晶体管的制程的流程图；
图17至图23绘示根据一些实施例的晶体管形成中的中间阶段的横截面图；
图24至图33绘示根据一些实施例的晶体管形成中的中间阶段的横截面图；
图34至图39绘示根据本揭露的一些实施例的半导体元件的横截面图。
【符号说明】
12 基板
14 隔离区域
100 第一元件区域
102 半导体条带
104 突出鳍
104r 凹陷
105 p阱区域
106 虚设栅极堆叠
108 栅极介电层
110 虚设栅电极
200 第二元件区域
202 半导体条带
204 突出鳍
204r 凹陷
205 n阱区域
206 虚设栅极堆叠
208 栅极介电层
210 虚设栅电极
212 底部遮罩
214 顶部遮罩
310 第一间隔层
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910671535.4/2.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
