[发明专利]一种功率合成器及功率放大器集成电路

说明书

本发明公开了一种功率合成器，包括4n个功率放大器，变压器匹配网络以及功率输出电路；其中，n为正整数；各功率放大器的输出端经过变压器匹配网络合成为一路后连接功率输出电路的输入端；变压器匹配网络包括至少一级并联网络。相较于现有技术中将多个功率放大器的输出端串联合一的方式进行器件堆叠，本发明设计包括至少一路并联网络的变压器匹配网络，使变压器匹配网络参与各功率放大器的阻抗变换匹配，从而使得功率放大器堆叠网络能够在器件频带内实现更宽范围的阻抗，有助于单个功率放大器在最佳匹配阻抗的状态下获得最大PAE，降低了整个功率放大器堆叠网络的损耗。本发明还公开了一种功率放大器集成电路，具有上述有益效果。

技术领域

本发明涉及电子电路技术领域，特别是涉及一种功率合成器及功率放大器集成电路。

背景技术

随着移动通信技术的快速、多元化发展，通信系统对通信质量和信息处理的要求越来越高，对系统的线性度要求也越来越严格。毫米波频带的第五代(5G)蜂窝系统可以实现每秒千兆位的无线链路，用于5G移动上行链路的相控阵发射机需要高输出功率和高效功率放大器(PA)，以减小尺寸和功耗。

由于毫米波在空间传输时损耗非常大，因此为了加大传输距离，对毫米波功率放大器的输出功率提出了很高要求，可以说毫米波功率放大器是整个毫米波系统中关键的部件之一。目前，单个固态器件的输出功率因受到散热、阻抗匹配、工艺的限制而无法达到应用要求。为了增加输出功率，可以使用更大的器件，但更高的阻抗变换比和增加的寄生效应会降低功率放大器的增益和带宽。由此，本领域技术人员采用器件堆叠的方式以实现更高的功率放大效果。

图1为一种现有技术中的功率合成器的电路图。如图1所示，以四路功率放大器为例，现有技术中的器件堆叠的方式是将四个功率放大器(PA1、PA2、PA3、PA4)的输出端各自通过LC变换电路(包括第一电容C_T和第一匹配电感L_i)与变压器的输入端串联，变压器的输出端连接功率输出电路(包括第二电感L_o2、第二电容C_P和变换负载电阻R_L)。通过四路功率放大器输出串联合一的方式，实现了四个功率放大器的输出堆叠效果。然而，在利用这种通过器件堆叠的方式实现更高的功率放大效果时，单个功率放大器的增益和线性度相较于非堆叠形式大大降低，导致堆叠网络的损耗较大。

如何降低功率放大器堆叠网络的损耗，是本领域技术人员需要解决的技术问题。

发明内容

本发明的目的是提供一种功率合成器及功率放大器集成电路，用于降低功率放大器堆叠网络的损耗。

为解决上述技术问题，本发明提供一种功率合成器，包括4n个功率放大器，变压器匹配网络以及功率输出电路；

其中，n为正整数；各所述功率放大器的输出端经过所述变压器匹配网络合成为一路后连接所述功率输出电路的输入端；所述变压器匹配网络包括至少一级并联网络。

可选的，所述变压器匹配网络包括一级串联网络和一级并联网络；

其中，所述串联网络包括两个一级变压器，所述并联网络包括两个第一匹配电感；一个所述一级变压器分别对应2n个所述功率放大器和一个所述第一匹配电感，且一个所述一级变压器的输入端分别与2n个所述功率放大器的输出端串联，一个所述一级变压器的输出端与一个所述第一匹配电感的第一端连接，两个所述第一匹配电感的第二端均与所述功率输出电路的输入端连接，所述一级变压器的输入端与所述一级变压器的输出端之间反极性连接。

可选的，所述变压器匹配网络包括m级串联网络和一级并联网络；