[发明专利]具有JFET区布图设计的半导体器件

权利要求书

1.一种半导体器件，其特征在于，所述半导体器件包括：

半导体层，所述半导体层具有第一面和与所述第一面相对的第二面，所述半导体层包括第一导电类型的基底和设置在所述基底上的漂移区；

第二导电类型的阱区，所述阱区设置在所述漂移区中并且从所述第一面朝向所述基底的方向延伸，第二导电类型与第一导电类型不同；

第一导电类型的源区，所述源区设置在所述阱区中并且从所述第一面朝向所述基底的方向延伸；

栅区，所述栅区设置在所述第一面上并且与所述源区和阱区接触；

漏电极层，所述漏电极层设置在所述第二面上；以及

第一导电类型的JFET区，所述JFET区设置在所述漂移区中并且从所述第一面朝向所述基底的方向延伸，所述JFET区与所述栅区接触，所述JFET区包括多个JFET子区，在顶平面视图下，相邻JFET子区被所述阱区隔开。

2.根据权利要求1所述的半导体器件，其特征在于，所述JFET区接触所述阱区。

3.根据权利要求1所述的半导体器件，其特征在于，所述JFET区与所述阱区被所述漂移区隔开。

4.根据权利要求3所述的半导体器件，其特征在于，所述JFET区与所述阱区的距离在0.1um至0.25um范围。

5.根据权利要求1所述的半导体器件，其特征在于，相邻JFET子区之间的距离在0.5um至3.0um范围。

6.根据权利要求1至5中任一项所述的半导体器件，其特征在于，在沿所述第一面朝向所述基底的方向，所述JFET区的深度与所述阱区的深度相同。

7.根据权利要求6所述的半导体器件，其特征在于，所述JFET区的深度在1.2um至1.8um范围。

8.根据权利要求1至5中任一项所述的半导体器件，其特征在于，在沿所述第一面朝向所述基底的方向，所述JFET区的深度小于所述阱区的深度。

9.根据权利要求8所述的半导体器件，其特征在于，所述JFET区的深度在0.6um至1.7um范围，所述阱区的深度在1.0um至2.0um范围。

10.根据权利要求1至5中任一项所述的半导体器件，其特征在于，所述JFET区和所述阱区的杂质浓度相同。

11.根据权利要求10所述的半导体器件，其特征在于，所述JFET区的杂质浓度在5E15cm^-3至5E17cm^-3范围。

12.根据权利要求1至5中任一项所述的半导体器件，其特征在于，所述第一导电类型是n型，所述第二导电类型是p型。

13.一种半导体器件，其特征在于，所述半导体器件包括：

半导体层，所述半导体层具有第一导电类型，所述半导体层具有第一面和与所述第一面相对的第二面，所述半导体层包括基底和设置在所述基底上的漂移区；

阱区，所述阱区设置在所述漂移区中并且从所述第一面朝向所述基底的方向延伸，所述阱区具有与第一导电类型不同的第二导电类型；

第一导电类型的源区，所述源区设置在所述阱区中，并且从所述第一面朝向所述基底的方向延伸；

栅区，所述栅区设置在所述第一面上并且与所述源区和阱区接触；

漏电极层，所述漏电极层设置在所述第二面上并且与所述半导体层形成欧姆接触；以及

第一导电类型的JFET区，所述JFET区设置在所述漂移区中并且从所述第一面朝向所述基底的方向延伸，所述JFET区与所述栅区接触，所述JFET区包括多个JFET子区，在平面视图下，所述多个JFET子区中的每个JFET子区被所述阱区包围，以使得每个JFET子区与相邻的阱区实现电荷平衡。

14.根据权利要求13所述的半导体器件，其特征在于，所述半导体层包括半导体材料，所述半导体材料选自于以下组中的一项：碳化硅、硅、氮化镓。