[发明专利]一种支持多协议的FPGA系统及数据处理方法

说明书

本申请公开了一种支持多协议的FPGA系统及数据处理方法，应用于FPGA电子技术领域。本申请提供的FPGA支持多协议的系统包括数据发送端和数据接收端，该数据接收端包括：预处理组件，用于将接收到的串行数据转换成本地可识别的并行的原始数据；通道绑定模块，用于对原始数据进行通道绑定；时钟误差补偿模块，用于通过在通道绑定后的原始数据中加入或删除跳码对原始数据进行时钟补偿得到补偿数据；数据处理组件，用于对补偿数据的接收恢复时钟和本地时钟进行隔离。本申请将接收到的串行数据转换成本地可识别的并行原始数据，并根据传输该原始数据所用协议的传输通道对该原始数据进行通道绑定，使得该FPGA可以适用通过不同协议传输的数据，提高该FPGA的通用性。

技术领域

本申请涉及FPGA电子技术领域，尤其涉及一种支持多协议的FPGA系统及数据处理方法。

背景技术

当今高速串行接口serdes已经成为通信传输的主流之一，拥有传输速率高、距离远、抗干扰强等优点。而不同的高速串行接口serdes除了速率不同外，主要集中在编解码差异、通道个数、时钟校准方案、协议握手以及mac层协议等。由于FPGA(Field－ProgrammableGate Array，现场可编程门阵列)通用性很强，所以FPGA内部的高速串行接口serdes需要支持多种协议的配置。

传统的FPGA支持多种协议的处理流程一般是先对数据进行跳码处理，再通过通道绑定模块channel bounding进行通道绑定，并且对数据各个处理模块的配置不完善，使得FPGA收发器在对收到的数据进行处理或将原始数据进行发送时，无法支持多种协议，降低了FPGA收发器的通用性。

发明内容

本申请实施例提供一种支持多协议的FPGA系统及数据处理方法，以解决现有FPGA收发器无法支持多种协议、通用性差的技术问题。

本发明提供了一种支持多协议的FPGA系统，该系统包括用于发送数据的数据发送端和用于接收数据的数据接收端，该数据接收端包括预处理组件、通道绑定模块、时钟误差补偿模块及数据处理组件，其中：

该预处理组件，用于将接收到的串行数据转换成本地可识别的并行的原始数据；

该通道绑定模块，用于根据传输该原始数据所用协议的传输通道，对该原始数据进行通道绑定；

该时钟误差补偿模块，用于当本地时钟与发送该原始数据的发送端时钟不同源时，通过在通道绑定后的原始数据中加入或删除跳码对该原始数据进行时钟补偿，以得到补偿数据；

数据处理组件，用于对所述补偿数据的接收恢复时钟和本地时钟进行隔离，使读取所述补偿数据的时钟频率与写所述补偿数据的时钟频率工作在不同的时钟频率下。

本发明另提供了一种数据处理方法，该方法应用于FPGA收发器，应用于该FPGA收发器的接收端的方法包括：

将接收到的串行数据转换成本地可识别的并行原始的数据；

根据传输该原始数据所用协议的传输通道，对该原始数据进行通道绑定；

当本地时钟与发送该原始数据的发送端时钟不同源时，通过在通道绑定后的原始数据中加入或删除跳码对该原始数据进行时钟补偿，以得到补偿数据；

对所述补偿数据的接收恢复时钟和本地时钟进行隔离，使读取所述补偿数据的时钟与写所述补偿数据的时钟工作在不同的时钟频率下。

本申请提供的FPGA支持多协议的系统及数据处理方法，通过预处理组件将接收到的串行数据转换成本地可识别的并行原始数据，并在通道绑定模块中根据传输该原始数据所用协议的传输通道对该原始数据进行通道绑定，使得该FPGA可以适用通过不同协议传输的数据，并在时钟误差补偿模块中，根据本地时钟与发送该原始数据的发送端时钟是否同源时，对原始数据做对应的跳码操作，进一步提高该FPGA的通用性。

附图说明