[发明专利]一种用于概率计算的两段式集中序列生成器

权利要求书

1.一种用于概率计算的两段式集中序列生成器，其特征在于，包括采样保持器(1)、减法器(2)、控制逻辑电路(3)、高位段序列生成电路(4)和低位段序列生成电路(5)；

高位段序列生成电路(4)和低位段序列生成电路(5)的内部结构完全相同，且二者分时工作，高位段序列生成电路(4)先工作，低位段序列生成电路(5)后工作；

采样保持器(1)，用于在采样保持时钟Clk_S的作用下，对模拟电压信号进行采集，获得的电压V_S同时输入至高位段序列生成电路(4)的正输入端和减法器(2)的正输入端；

高位段序列生成电路(4)的负输入端与其电压输出端和减法器(2)的负输入同时连接，且高位段序列生成电路(4)电压输出端输出的电压为V_A；

减法器(2)，用于对接收的电压V_S和电压V_A进行作差，获得的差值V′_A送入低位段序列生成电路(5)的正输入端；

高位段序列生成电路(4)，用于对其正输入端接收电压V_S与其负输入端接收电压V_A进行比较，获得比较结果且在开关时钟Clk_A的作用下，根据该比较结果确定输出序列的移位方向，并通过序列输出端输出移位后的高位段N位集中序列

其中，至分别表示高位段N位集中序列从低位至高位方向上，第1至第N位的数字信号，N为正整数；

低位段序列生成电路(5)的负输入端与其电压输出端连接，低位段序列生成电路(5)电压输出端输出的电压为V_B；

低位段序列生成电路(5)，用于对其正输入端接收电压V′_A与其负输入端接收电压V_B进行比较，获得比较结果且在开关时钟Clk_B的作用下，根据该比较结果确定输出序列的移位方向，并通过序列输出端输出移位后的低位段N位集中序列

其中，至分别表示低位段N位集中序列从低位至高位方向上，第1至第N位的数字信号；

控制逻辑电路(3)，用于在采样保持时钟Clk_S的作用下进行复位，复位完成后，在开关时钟Clk_D的作用下，根据接收的比较结果确定输出的开关时钟Clk_A的状态以及根据接收的比较结果确定输出的开关时钟Clk_B的状态；T_S＝MT_D，并满足NMN/2；

其中，T_S为采样保持时钟Clk_S的周期，T_D为开关时钟Clk_D的周期，M为系数；

高位段序列生成电路(4)中的双向移位寄存器在开关时钟Clk_A的作用下，根据比较结果的逻辑电平确定输出序列的移位方向的具体过程为：

双向移位寄存器在开关时钟Clk_A的作用下，当比较结果的逻辑电平为‘1’时，控制双向移位寄存器输出序列最低位内的数值右移，并在最低位补‘1’，当比较结果的逻辑电平为‘0’时，控制双向移位寄存器输出序列最高位内的数值左移，并在最高位补‘0’；

低位段序列生成电路(5)中的双向移位寄存器在开关时钟Clk_B的作用下，根据比较结果的逻辑电平确定输出序列的移位方向的具体过程为：

双向移位寄存器在开关时钟Clk_B的作用下，当比较结果的逻辑电平为‘1’时，控制双向移位寄存器输出序列最低位内的数值右移，并在最低位补‘1’，当比较结果的逻辑电平为‘0’时，控制双向移位寄存器输出序列最高位内的数值左移，并在最高位补‘0’；

控制逻辑电路(3)，用于在采样保持时钟Clk_S的作用下进行复位，复位完成后，在开关时钟Clk_D的作用下，根据接收的比较结果确定输出的开关时钟Clk_A的状态以及根据接收的比较结果确定输出的开关时钟Clk_B的状态的具体过程为：

控制逻辑电路(3)在采样保持时钟Clk_S的作用下进行复位，复位完成后，高位段序列生成电路(4)开始工作；

在高位段序列生成电路(4)工作期间，控制逻辑电路(3)在开关时钟Clk_D的上升沿时刻，监测的逻辑电平，当监测到相邻的两个时刻的的逻辑电平，先为“1”，后为“0”时，将其输出的开关时钟Clk_A的状态置0，并使开关时钟Clk_B的状态与与开关时钟Clk_D保持一致，此时，高位段序列生成电路(4)停止工作，低位段序列生成电路(5)开始工作；

在低位段序列生成电路(5)工作期间，控制逻辑电路(3)在开关时钟Clk_D的上升沿时刻，连续监测的逻辑电平，当监测到相邻的两个时刻的的逻辑电平，先为“1”，后为“0”时，将其输出的开关时钟Clk_B的逻辑电平置0，此时，低位段序列生成电路(5)停止工作，序列转换完成。