[发明专利]封装结构

说明书

一种封装结构，包括：预封面板，所述预封面板包括塑封层，所述塑封层中具有若干半导体芯片，每个半导体芯片包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘，所述塑封层暴露出功能面上的若干焊盘；位于半导体芯片与塑封层之间的第一屏蔽层和第二屏蔽层，所述第一屏蔽层包覆所述半导体芯片的非功能面和侧壁表面，所述第二屏蔽层位于第一屏蔽层和塑封层之间且完全覆盖所述半导体芯片的非功能面和侧壁上的第一屏蔽层表面。通过在第一屏蔽层上的第二屏蔽层，所述第二屏蔽层能覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。

技术领域

本发明涉及半导体制作领域，尤其涉及一种具有电磁屏蔽的封装结构。

背景技术

新一代电子产品的飞速发展，推动集成电路封装也在向高密度、高频率、微型化、高集成的方向发展，而高频芯片往往会产生较强的电磁波，对封装内外及芯片造成不期望的干扰或噪声；加上电子部件密度越来越高，传输线路的距离越来越近，使得来自集成电路封装内外的电磁干扰问题也日益严重，同时会降低集成电路的品质、寿命等。

在电子设备及电子产品中，电磁干扰(Electromagnetic Interference)能量通过传导性耦合和辐射性耦合来进行传输。为满足电磁兼容性要求，对传导性耦合需采用滤波技术，即采用EMI滤波器件加以抑制；对辐射性耦合则需采用屏蔽技术加以抑制。在当前电磁频谱日趋密集、单位体积内电磁功率密度急剧增加、高低电平器件或设备大量混合使用等因素而导致设备及系统电磁环境日益恶化的情况下，其重要性就显得更为突出。

现有的一种电磁屏蔽解决方案，主要是在半导体封装结构上设置一个磁场屏蔽层，用于屏蔽芯片间的电磁干扰，但是现有的电磁屏蔽的效果仍有待提升。

发明内容

本发明所要解决的技术问题是在怎样提高现有的封装结构的电磁屏蔽效果。

本发明提供了一种封装结构，包括：

预封面板，所述预封面板包括塑封层，所述塑封层中具有若干半导体芯片，每个半导体芯片包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘，所述塑封层暴露出功能面上的若干焊盘；

位于半导体芯片与塑封层之间的第一屏蔽层和第二屏蔽层，所述第一屏蔽层包覆所述半导体芯片的非功能面和侧壁表面，所述第二屏蔽层位于第一屏蔽层和塑封层之间且完全覆盖所述半导体芯片的非功能面和侧壁上的第一屏蔽层表面；

位于预封面板的背面上的与焊盘连接的外部接触结构。

可选的，所述第一屏蔽层通过溅射工艺形成，所述第一屏蔽层至少还覆盖半导体芯片周围的部分载板表面，所述第二屏蔽层通过选择性电镀工艺、点胶工艺或网板印刷工艺形成。

可选的，所述第一屏蔽层的材料为铜、钨或铝，所述第二屏蔽层的材料为铜、焊料或导电银胶。

可选的，所述第一屏蔽层为磁场屏蔽层，且所述第二屏蔽层为电场屏蔽层；或者所述第一屏蔽层为电场屏蔽层，且所述第二屏蔽层为磁场屏蔽层。

可选的，所述电场屏蔽层的材料为铜、钨、铝；所述磁场屏蔽层的材料为CoFeB合金、CoFeTa、NiFe、Co、CoFe、CoPt或者Ni、Co和Fe的合金。

可选的，所述半导体芯片的功能面上还具有底部屏蔽层，所述底部屏蔽层覆盖半导体芯片的整个功能面，所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平，若干焊盘贯穿底部屏蔽层，焊盘与底部屏蔽层之间通过隔离层隔离；所述第一屏蔽层与底部屏蔽层的四周边缘连接。

可选的，所述外部接触结构包括位于预封面板背面上与焊盘连接的再布线层以及位于再布线层上与再布线层连接的外部接触件。