[发明专利]嵌入式FPGA集群智能计算平台硬件框架

权利要求书

1.一种嵌入式FPGA集群智能计算平台硬件框架，包括：分为主节点、簇节点和数据源三部分的嵌入式FPGA集群智能计算平台，其特征在于：运行系统框架软件的主节点通过簇控制类总线将簇节点信息管理包、算法模型包、配置参数和簇节点状态回传包下发到各个簇节点；接收并解析各簇节点信息管理包、算法模型包和配置参数包的各个簇节点的控制类处理器，通过配置管理总线将应用算法模型1、应用算法模型2···应用算法模型n部署到簇节点内部的大规模逻辑计算单元节点1、大规模逻辑计算单元节点2···大规模逻辑计算单元节点n，并通过应用算法启停控制模块来控制应用算法模型的启停；各个簇节点通过配置管理总线将应用算法模型1、应用算法模型2···应用算法模型n运行需要的算法参数，通过模型参数通道的AXI总线传输到簇节点内部的大规模逻辑计算单元节点1、大规模逻辑计算单元节点2···大规模逻辑计算单元节点n；每个大规模计算单元运行算法模型时的业务数据通过业务数据总线从数据源中输入，计算处理完的数据通过业务数据总线发送回数据源。

2.如权利要求1所述的嵌入式FPGA集群智能计算平台硬件框架，其特征在于：簇控制类总线提供应用算法模型的加载通道和算法模型参数通道，提供与大规模逻辑门阵列并行配置接口之间的逻辑程序的应用算法模型加载单元，实现多种对外接口的接入和协议逻辑转换，通过算法模型加载单元对应用算法模块进行启停控制。

3.如权利要求1所述的嵌入式FPGA集群智能计算平台硬件框架，其特征在于：通过业务数据通道输入业务数据的大规模逻辑门阵列，用来加载应用模型的应用算法模型加载单元，实现业务数据的缓存和转换的FPGA内存颗粒三者组成大规模逻辑计算单元节点1、大规模逻辑计算单元节点2···大规模逻辑计算单元节点n。

4.如权利要求1所述的嵌入式FPGA集群智能计算平台硬件框架，其特征在于：簇控制类总线包含存放并解析处理的簇节点信息管理包，算法模型包、配置参数包的内存颗粒和簇节点回传包；运行算法模型对业务数据总线传输来的业务数据进行计算处理，通过业务数据总线将计算结果输出到数据源，大规模逻辑计算单元节点1、大规模逻辑计算单元节点2···大规模逻辑计算单元节点n组成簇节点1、簇节点2···簇节点3…簇节点n，并且每个簇节点的大规模逻辑计算单元节点1、大规模逻辑计算单元节点2···大规模逻辑计算单元节点n都通过配置管理总线与控制类处理器交互数据，同时通过业务数据总线和数据源进行数据通信。

5.如权利要求1所述的嵌入式FPGA集群智能计算平台硬件框架，其特征在于：簇节点包含以太网接口、交互内存颗粒的内存接口、交互非遗失存储颗粒的Flash接口和PCIE接口的控制类处理器，控制类处理器通过PCIE接口连接配置管理总线的大规模逻辑计算单元节点，并且每个簇节点通过控制类处理器与簇节点信息管理包，算法模型包、配置参数包的内存颗粒和簇节点回传包进行双向通信。

6.如权利要求1所述的嵌入式FPGA集群智能计算平台硬件框架，其特征在于：控制类处理器通过Flash接口将操作系统、驱动软件、应用软件动态库存放到非遗失存储颗粒，并在上电启动时进行加载，通过簇控制类总线接收簇节点信息管理包、算法模型包和配置参数包，并通过内存接口存放到内存颗粒中进行解析处理，将解析处理好的数据转换成PCIE协议，通过PCIE接口输出到配置管理总线。

7.如权利要求1所述的嵌入式FPGA集群智能计算平台硬件框架，其特征在于：配置管理总线一方面通过应用算法加载单元将算法模型加载到各个大规模逻辑计算单元节点，大规模逻辑计算单元节点通过控制类处理器将状态上报给主节点，运行系统框架的主节点对大规模逻辑计算单元节点的应用算法模型的运行状态来进行部署管理，另一方面将模型参数加载到大规模逻辑计算单元节点的算法模型中。