[发明专利]一种电源芯片测试电路

说明书

本申请提供了一种电源芯片测试电路，该电源芯片测试电路包括并排设置的第一接线端子、第二接线端子和第三接线端子，以及连接器。其中，第一接线端子与电源的芯片使能信号端相连，第二接线端子与电源芯片的使能引脚相连，第三接线端子接地。当电源芯片进行使能时，第二接线端子通过连接器与第一接线端子相连。当电源芯片进行掉电时，第二接线端子通过连接器与第三接线端子相连。基于本申请，在电源芯片在进行使能与掉电测试过程中，无需人工焊接飞线和电阻，有效提高了整个测试过程的效率，并且避免了因焊接出错而导致线路损坏的问题。

技术领域

本申请涉及电子技术领域，尤其涉及一种电源芯片测试电路。

背景技术

电源芯片是服务器电源板卡的重要组成部分，为服务器的各个功能部件提供所需的电压和电流。电源芯片与电源线路中各个电子器件之间的存在着干扰，会影响整个电源的稳定性。因此，需要对电源芯片和电源线路中各个电子器件之间的干扰源进行检测。在干扰源检测过程中，通常需要对电源芯片进行使能与掉电测试，基于使能与掉电这两个过程中各个电子器件的电压与电流的变化，查找出电源线路中的干扰源。

目前，现有的使能与掉电测试方案中，在进行电源芯片使能时，通常采用飞线将电源芯片的使能(EN)引脚与电源线路中的芯片使能信号端人工焊接在一起，使能引脚与芯片使能信号端之间还需增加0Ω电阻，在进行电源芯片掉电时，人工去除飞线，而后又人工将电源芯片的使能引脚接地。

综上所述，现有的方案需要人工进行飞线焊接和飞线去除，效率十分低下，并且焊接时容易出错导致线路损坏，影响整个电源的正常使用。

发明内容

本申请提供了一种电源芯片测试电路，目的在于解决电源芯片的使能与掉电测试方式效率低下的问题。

为了实现上述目的，本申请提供了以下技术方案：

本申请实施例第一方面公开了一种电源芯片测试电路，所述电源芯片测试电路包括：

并排设置的第一接线端子、第二接线端子和第三接线端子；

所述第一接线端子与电源的芯片使能信号端相连；

所述第二接线端子与电源芯片的使能引脚相连；

所述第三接线端子接地；

连接器，当所述电源芯片进行使能时，所述第二接线端子通过所述连接器与所述第一接线端子相连；以及，当所述电源芯片进行掉电时，所述第二接线端子通过所述连接器与所述第三接线端子相连。

可选的，在上述电源芯片测试电路中，所述连接器包括跳线帽。

可选的，在上述电源芯片测试电路中，所述连接器包括单刀双掷开关。

可选的，在上述电源芯片测试电路中，所述连接器包括开关三极管。

可选的，在上述电源芯片测试电路中，所述第一接线端子、所述第二接线端子和所述第三接线端子均为PIN针。

可选的，在上述电源芯片测试电路中，还包括：蜂鸣器；

所述蜂鸣器设置在所述第三接线端子上。

可选的，在上述电源芯片测试电路中，还包括：指示灯；

所述指示灯设置在所述第三接线端子上。

本申请实施例第二方面公开了一种电源，所述电源包括上述本申请实施例第一方面公开的电源芯片测试电路。