[发明专利]一种数字信号处理器DSP的非易失性大容量高速数据存储装置

说明书

本发明提供一种非易失性大容量高速数据存储装置，包括现场可编程逻辑器件FPGA、eMMC存储芯片、flash、SPI接口，现场可编程逻辑器件FPGA具有SRIO高速通信接口，eMMC存储芯片由高速串行接口和NAND flash组成，现场可编程逻辑器件FPGA通过高速串行接口与所述eMMC存储芯片连接，通过设置由具有SRIO高速通信接口的现场可编程逻辑器件FPGA、存储有用于对现场可编程逻辑器件FPGA进行处理数据、控制、通信的目标识别程序、由高速串行接口和NAND flash组成的eMMC存储芯片构成的非易失性大容量高速数据存储装置，使存储数据时数字信号处理器DSP的数据通过SRIO高速通信接口发送至场可编程逻辑器件FPGA，现场可编程逻辑器件FPGA再通过高速串行接口将数据发送至eMMC存储芯片，保证了传输数据的高速率。

技术领域

本发明属于数字信号处理器DSP的数据存储技术领域，具体涉及一种数字信号处理器DSP的非易失性大容量高速数据存储装置。

背景技术

现有数字信号处理器DSP外接的非易失性存储器以低俗低容量存储器为主，即通过EMIF总线或SPI接口连接的Nor flash或I2C接口连接的EEPROM。

这两类存储器存在着缺陷，由于其低速和低容量的特点，在特殊的应用场合，DSP无法将大量数据快速地存储在非易失性存储器中。

发明内容

本发明的目的是提供一种非易失性大容量高速数据存储装置。

本发明解决其技术问题的技术方案为：一种数字信号处理器DSP的非易失性大容量高速数据存储装置，包括现场可编程逻辑器件FPGA、eMMC存储芯片、flash、SPI接口，所述现场可编程逻辑器件FPGA具有SRIO高速通信接口，所述eMMC存储芯片由高速串行接口和NAND flash组成，所述现场可编程逻辑器件FPGA通过高速串行接口与所述eMMC存储芯片连接，所述flash中存储有用于对现场可编程逻辑器件FPGA进行处理数据、控制、通信的目标识别程序，所述现场可编程逻辑器件FPGA与flash通过SPI接口连接。

为了使现场可编程逻辑器件FPGA在读写eMMC数据时对未操作的数据进行缓存，还包括DDR3 SDRAM存储芯片，所述DDR3 SDRAM存储芯片外接在现场可编程逻辑器件FPGA上。

为了使该装置便于维修和更换，还包括存储子卡、对外通信接插件，所述现场可编程逻辑器件FPGA、eMMC存储芯片、flash、DDR3 SDRAM存储芯片、对外通信接插件设置在存储子卡上，所述存储子卡的型号为A4-AX1-ZB。

本发明的有益效果为：通过设置由具有SRIO高速通信接口的现场可编程逻辑器件FPGA、存储有用于对现场可编程逻辑器件FPGA进行处理数据、控制、通信的目标识别程序、由高速串行接口和NAND flash组成的eMMC存储芯片构成的非易失性大容量高速数据存储装置，使存储数据时数字信号处理器DSP的数据通过SRIO高速通信接口发送至场可编程逻辑器件FPGA，场可编程逻辑器件FPGA再通过高速串行接口将数据发送至eMMC存储芯片，读取数据时数据从eMMC存储芯片上通过高速串行接口发送至现场可编程逻辑器件FPGA，现场可编程逻辑器件FPGA再通过SRIO高速通信接口将数据发送给数字信号处理器DSP，保证了传输数据的高速率；通过在可编程逻辑器件FPGA外接DDR3 SDRAM存储芯片，使现场可编程逻辑器件FPGA在读写eMMC数据时对未操作的数据进行缓存；通过将现场可编程逻辑器件FPGA、eMMC存储芯片、DDR3 SDRAM存储芯片、外通信接插件设置在存储子卡上，使该装置便于维修和更换。

附图说明

图1是本发明的原理图。

具体实施方式