[发明专利]输入缓冲器、差分输入缓冲器以及集成电路在审
| 申请号： | 201910689992.6 | 申请日： | 2019-07-29 |
| 公开（公告）号： | CN110380699A | 公开（公告）日： | 2019-10-25 |
| 发明（设计）人： | 许建超;夏书香;陈世超;许志玲 | 申请（专利权）人： | 深圳市锐能微科技有限公司 |
| 主分类号： | H03F3/45 | 分类号： | H03F3/45;H03F1/00 |
| 代理公司： | 深圳中一联合知识产权代理有限公司 44414 | 代理人： | 袁哲 |
| 地址： | 518000 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 输入缓冲器 源跟随器 晶体管 跟随器 主源 电流源 集成电路 沟道长度调制效应 反向串联 公共电位 共接点 线性度 共接 同向 电源 输出 | ||
1.一种输入缓冲器，其特征在于，包括同向或反向串联在电源和公共电位之间的电流源、由第一晶体管构成的主源跟随器以及由至少一个第二晶体管构成的辅源跟随器，所述第一晶体管和所述第二晶体管的栅极共接作为输入缓冲器的输入，所述电流源和所述主源跟随器之间的共接点作为所述输入缓冲器的输出，所述辅源跟随器用于消除所述主源跟随器的沟道长度调制效应。
2.如权利要求1所述的输入缓冲器，其特征在于，还包括第一电平移位模块，所述第一电平移位模块连接在所述电流源和所述主源跟随器之间，所述第一电平移位模块与所述电流源之间的共接点作为所述输入缓冲器的输出，所述第一电平移位模块用于增加输出电平移位。
3.如权利要求1所述的输入缓冲器，其特征在于，还包括第二电平移位模块，所述第二电平移位模块连接在所述主源跟随器和所述辅源跟随器之间，所述第二电平移位模块用于增加输出电平移位。
4.如权利要求1至3任一项所述的输入缓冲器，其特征在于，所述第一晶体管和所述第二晶体管为PMOS管，所述第一晶体管的源极通过所述电流源接电源，至少一个所述第二晶体管同向串联后连接在所述第一晶体管的漏极和公共电位之间。
5.如权利要求1至3任一项所述的输入缓冲器，其特征在于，所述第一晶体管和所述第二晶体管为NMOS管，所述第一晶体管的源极通过所述电流源接公共电位，至少一个所述第二晶体管同向串联后连接在所述第一晶体管的漏极和电源之间。
6.如权利要求1所述的输入缓冲器，其特征在于，所述第一晶体管和所述第二晶体管均工作在饱和区。
7.如权利要求1或6所述的输入缓冲器，其特征在于，所述第一晶体管的阈值电压大于所述第二晶体管的阈值电压。
8.如权利要求7所述的输入缓冲器，其特征在于，所述第一晶体管的阈值电压大于所述第二晶体管的阈值电压关系为：|Vth1|-|Vth0|≥|Vod0|+margin；
其中，Vth1为所述第一晶体管的阈值电压，Vth0为所述第二晶体管的阈值电压，Vod0为所述第二晶体管的过驱动电压，margin为电压裕量。
9.一种差分输入缓冲器，其特征在于，包括两个如权利要求1至8任一项所述的输入缓冲器，两个所述输入缓冲器的两个输入用于接入差分信号。
10.一种集成电路，其特征在于，包括如权利要求1至8任一项所述的输入缓冲器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市锐能微科技有限公司，未经深圳市锐能微科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910689992.6/1.html，转载请声明来源钻瓜专利网。
